久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

<bdo id="lihkw"></bdo>

標題: EDA實訓出租車計費器實訓報告與Verilog HDL程序 [打印本頁]

作者: wslzn 時間: 2017-12-7 20:40
標題: EDA實訓出租車計費器實訓報告與Verilog HDL程序
本文件內(nèi)容為EDA實訓，出租車計費器。乘客只需按照計費器付錢就好，不會讓司機亂叫價，按路程收費。
實訓題目：出租車計費器的設計
1 概述
1.1 設計要求
1.1.1 設計任務
設計并制作一臺出租車計費器
1.1.2 性能指標要求
① 用EDA實訓儀的I/O設備和PLD芯片實現(xiàn)出租車計費器的設計。
② 出租車起步開始計程和計費，計程系統(tǒng)按實際公里數(shù)計程，計費系統(tǒng)首先顯示起步價（如7.0），車行駛2km以內(nèi)，只收起步價7元。
③ 出租車行駛超過2km后，按每公里1.6元在7.0元的基礎上增加。
④ 出租車行駛超過10km后（或超過20元路費），每公里加收50％的車費，即車費變?yōu)槊抗?.4元。
⑤ 出租車達到目的地后，（用一個按鈕）計程和計費數(shù)據(jù)清零，為下一次計費開始。
1.2 總體設計基本原理及框圖
1.2.1 基本原理

5 實訓總結(jié)
通過了這兩周的課程設計，我們組做的出租車計費器已經(jīng)圓滿完成，能按照預期的結(jié)果，實現(xiàn)用EDA實訓儀的I/O設備和PLD芯片實現(xiàn)出租車計費器的設計。我們除了能夠按要求完成設計外，還可以對出租車進行模擬加速、減速、停止、時間顯示、顧客上下車有音樂等設計。這一次的實訓讓我更進一步的深入了解 verilog HDL設計語言，對于課本上所學來的知識，讓我能更好的應用到實際應用中，在經(jīng)過理論學習與編程練習以及以硬件的調(diào)試都有了很大的收獲。這一次實訓也讓我有了更深層的體會，實踐與理論相結(jié)合的重要性。

全部資料51hei下載地址（Verilog HDL程序）：

EDA Car.rar (2.04 MB, 下載次數(shù): 120)

作者: 不好好學只能蹭 時間: 2018-6-7 16:53
報告寫的可以說是相當隨心所欲了兄弟！

作者: Wosen_Wan 時間: 2018-7-5 14:46
支持樓主。正找這玩意

作者: jiangzheng 時間: 2018-11-14 23:56

Wosen_Wan 發(fā)表于 2018-7-5 14:46
支持樓主。正找這玩意

你下載可以打的開他的QPF文件嗎？我怎么打不開啊

作者: zhihefang 時間: 2019-6-25 19:04
兄弟有程序的模塊介紹嗎，或者原理圖的介紹，無奈本人水平太低，實在看不懂原理圖

作者: yyc117 時間: 2020-12-6 11:19
求源代碼啊，樓主

作者: HUA1314HL 時間: 2021-5-23 18:38
老哥你這個晶振不是20M嗎怎么寫成50M

作者: HUA1314HL 時間: 2021-5-25 22:09
發(fā)個什么代碼，這種代碼效率非常低丟，還故意弄錯誤的發(fā)上來搞積分啊？

歡迎光臨 (http://m.zg4o1577.cn/bbs/)

<samp id="cmumo"><tr id="cmumo"></tr></samp>