1、設計制作一個頻率步進100hz的頻率合成器；
2、頻率抖動不超過100hz；
3、頻率范圍在300-400k。
2. 設計方案
先由晶振產生一個8MHz的信號，經過80000分頻變為100Hz的信號；然后輸入CD4046的14腳（相位比較器2），VCO的輸出信號經過N分頻后變為需要得到的信號頻率再輸入到4046的3腳與100Hz的信號進行對比，最后兩個信號頻差位0時即可得到我們需要的信號。
2.1.1晶振原理圖
以8M晶振為核心搭建的一個能輸出8MHz信號的模塊。
2.1.2 M分頻
M分頻模塊是以5個4522芯片為核心，輔以74ls08和74ls04搭建的一個80000分頻模塊。對晶振的8MHz信號進行分頻變為100Hz信號。
2.1.3鎖相環
該模塊是在上一個實驗的基礎上加以更改后得到的。因為實驗要求是300k~400k的帶寬，電壓為10V，但我們做出來的電路板必然會存在誤差，所以吸收以前的教訓，我們將帶寬變寬，變為200k~500k，這樣上下都有100k的誤差范圍就可以在一定范圍內抵消讀數、焊接、制板和環境帶來的誤差，從而更好的達到實驗要求。
圖一
圖二
我們已知R2=10k，fmin=200k，fmax=500k，Vcc=10V,由圖一可知，C1大約在15pF左右。fmax/fmin=2.5，所以R2/R1=2，所以R1=5K。R3與C2的值可以通過公式計算得出，2fc=2fl=300k，所以τ=1/300000π=0.00000106。此時取 R3=1k，C2可以用1nF。為了以防萬一我在R1和R3后面又接了滑阻，方便更改。
2.1.4N 分頻
在4522的基礎上加上撥碼開關，通過撥碼開關控制分頻大小。
2.2設計PCB晶振及M分頻PCB圖
鎖相環及N分頻PCB圖
其中紅線部分為頂層線路，藍色部分為底層線路，又因為是單層板，所以紅線部分預留出排針焊盤然后通過飛線連接。
3. 方案實施3.1 PCB的制作
對應原理圖與PCB圖，將原件一個個焊接上，最好是按順序焊接，這樣可以檢查一遍電路；也可以按原件的大小焊接，先焊接小原件，最后焊接大原件，這樣會方便很多。
1、晶振調試
接入5V電源，接地，輸出接示波器，觀察到8MHz的波形，該模塊度歐式確定的，只要不是焊接出錯，一般都不會出問題
接入5V電源，從函發上接入8MHz，Vpp=10V的信號，輸出接示波器，觀察到100.2Hz的信號。這里會有一點誤差，但想不出辦法消除，因為0.2Hz的誤差有很大可能是焊接及環境影響等不可調因素影響的，很難改變。
接入10V電源，將3,4腳接一起，函發接輸入，輸出接示波器，先將函發設置為1kHz，Vpp=10V，示波器顯示為221.2kHz，將函發的頻率以5k的頻率步進，測試一下鎖相環的鎖定范圍是否能達到400kHz，最后鎖相環失鎖在485.3kHz，鎖相環鎖定范圍在221.2kHz~485.3kHz，包括了300k~400kHz，所以達成目標。
將頻率分別調為301.3kHz，349.8kHz，399.5kHz，鎖相環都可以鎖住。
接入5V電源，函發接輸入端，輸出端接示波器。，函發設置為100kHz，撥動撥碼開關，將個十百千位都撥幾遍，觀察到分頻出正確的頻率。
3.3.2合成調試現將晶振模塊接電源，輸出接示波器，觀察到8MHz的波形；將晶振輸出接入M分頻，M分頻接入5V電源，輸出接示波器，觀察到100.3Hz的頻率，有0.3Hz的誤差存在。到這里可以確定晶振加M分頻基本沒問題，接下來測鎖相環加N分頻模塊。先單側鎖相環模塊，再次確定鎖相環模塊是沒問題的，將鎖相環模塊與N分頻模塊接在一起，接上電源，給鎖相環供電10V，N分頻供電5V，鎖相環輸入接函發，N分頻輸出接示波器，函發設置為100Hz，Vpp=10V，調整撥碼開關，將千位撥為1100即3000分頻。示波器顯示也為300.01k，在將百位撥為1010即500分頻，加上前面的3000分頻，即3500分頻，示波器顯示為350.03k，存在0.03k的誤差，在允許范圍內。最后將M分頻的輸出接鎖相環的輸入，開始總的測試。現將撥碼開關千位撥為1100，十位撥為1000，個位撥為1100，即301.3k，但示波器顯示為混亂的波形，這有可能是M分頻與鎖相環直接的問題，那么最大的可能就是鎖相環讀取不到信號，因為，只要能讀取到信號，那么示波器最起碼有一個穩定的波形，而不是混亂的波形，那么就需要給M分頻的輸出抬高電壓，這在做抬壓電路的話太麻煩，所以最直接的辦法就是給M分頻供電提高，這會有將芯片燒壞的風險，但芯片還有剩余，可以試試，然后我就供電提高到6V，還是不行，再提高到7V，這時示波器出現了波形，但頻率差了1K多，超出了誤差范圍。不行，但我覺得這是之前M分頻中那多余的0.3Hz造成的，要去除很難。后來想了一個取巧的辦法，就是在撥碼開關上下降1k的頻率來拉低最后的輸出，結果是可以的。
4. 結果與結論4.1 實驗結果要求值（kHz） | 301.4 | 351.9 | 399.8 |
撥碼開關 | 3004 | 3509 | 3988 |
實際值（kHz） | 301.5 | 352.0 | 399.9 |
實驗要求捕獲到301.4kHz，351.9kHz，399.8kHz，實測得到301.4kHz，352.0kHz，399.9kHz，雖然有一點誤差，但在允許的范圍內。
誤差分析：
5. 收獲與致謝
通過這次實驗，學會了多種模塊合并電路的調試過程及對不同錯誤的應對方法，也更加深入的了解了鎖相環的引用，以及在設計電路方面的小技巧。很慶幸可以有這樣的一次期末考試，和這么困難的一次實驗挑戰。謝謝老師給予的這次機會。
基于CD4046鎖相環的頻率合成計.doc
(3.55 MB, 下載次數: 47)
| 歡迎光臨 (http://m.zg4o1577.cn/bbs/) | Powered by Discuz! X3.1 |