久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

標題: FPGA DE2與Quartus開發(fā)實訓PPT課件下載 [打印本頁]

作者: 999994 時間: 2018-9-19 19:09
標題: FPGA DE2與Quartus開發(fā)實訓PPT課件下載

數(shù)字設(shè)計流程
常用的EDA軟件工具簡介
DE2開發(fā)實例（6個實驗）
實驗一 3-8譯碼器實驗
實驗二十進制計數(shù)器實驗
實驗三燈光控制實驗
實驗四移位寄存器實驗
實驗五 LCD顯示實驗（NiosII）
實驗六跑馬燈實驗（NiosII）

將較高層次的設(shè)計描述自動轉(zhuǎn)化為較低層次描述的過程
◆行為綜合：從算法表示、行為描述轉(zhuǎn)換到寄存器傳輸級（RTL）
◆邏輯綜合：RTL級描述轉(zhuǎn)換到邏輯門級（包括觸發(fā)器）
◆版圖綜合或結(jié)構(gòu)綜合：從邏輯門表示轉(zhuǎn)換到版圖表示，或轉(zhuǎn)換到PLD器件的配置網(wǎng)表表示
綜合器是能自動實現(xiàn)上述轉(zhuǎn)換的軟件工具，是能將原理圖或HDL語言描述的電路功能轉(zhuǎn)化為具體電路網(wǎng)表的工具

布局布線可理解為將綜合生成的電路邏輯網(wǎng)表映射到具體的目標器件中實現(xiàn)，并產(chǎn)生最終的可下載文件的過程。
布局：將已分割的邏輯小塊放到器件內(nèi)部邏輯資源的具體位置，并使它們易于連線
布線：利用器件的布線資源完成各功能塊之間和反饋信號之間的連接

全部資料51hei下載地址：

EDA9.11.rar (7.2 MB, 下載次數(shù): 28)

歡迎光臨 (http://m.zg4o1577.cn/bbs/)