久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

標題: Allegro PCB封裝各層的含義 [打印本頁]

作者: dongcy 時間: 2019-5-7 11:04
標題: Allegro PCB封裝各層的含義
希望對大家有幫助。
Allegro中元件封裝時應對層的含義
Class/subclass
Etch/top 焊盤（銅皮）表層
Etch/bottom 焊盤（銅皮）底層
Package geometry /Solder mask_top 阻焊表層
Package geometry /Solder mask_bottom 阻焊底層
Package geometry /Paste mask_top 鋼網表層
Package geometry /Paste mask_ bottom 鋼網底層
Package geometry/asseembly_ top；裝配（加器件外形，用于器件裝配參考）
Package geometry /silksereen_ top; 絲印 (加封裝外形、PIN NO.腳標等)
REFDES/ silksereen _TOP; 絲印（位號）
REFDES/ asseembly _TOP; 裝配（位號）
Device Type/ asseembly _TOP; 裝配(對應原理圖中的DEVICE值）
Device Type/Silksereen_TOP; 絲印（對應原理圖中的DEVICE值）
Component Value/Silksereen_TOP 裝配（對應原理圖中的VALUE值）
Component Value / asseembly _TOP 絲印（對應原理圖中的VALUE值）
Route keepout/top/bottom/all 禁止走線表、底、所有層（一般封裝資料中提示的禁止布局的地方我們也直接用Route keepout）
Via keepout/top/bottom/all 禁止打孔表、底、所有層
Board geometry /Dimension 封裝尺寸標注
PACKAGE GEOMETRY/PLACE_BOUND_TOP；添加高度信息
添加高度值方法：EDIT—PROPERTIES—選擇PLACE_BOUND_TOP—找到Package Height Max—在右邊VALUE欄中填入高度值即可

完整的Word格式文檔51黑下載地址：

Allegro中元件封裝時應對層的含義.docx (15.54 KB, 下載次數: 65)

作者: xiachime 時間: 2019-9-18 10:38
總覺得絲印、裝配、place bound top這幾層可以只用一層來表示，并且也可以達到想要的功能。

歡迎光臨 (http://m.zg4o1577.cn/bbs/)