久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

標題: 阻塞（=）與非阻塞(<=) [打印本頁]

作者: wangyin 時間: 2014-7-30 14:38
標題: 阻塞（=）與非阻塞(<=)
阻塞賦值操作符用等號(即 =)表示。“阻塞”是指在進程語句（initial和always）中，當前的賦值語句阻斷了其后的語句，也就是說后面的語句必須等到當前的賦值語句執行完畢才能執行。而且阻塞賦值可以看成是一步完成的，即：計算等號右邊的值并同時賦給左邊變量。從理論上講，它與后面的賦值語句只有概念上的先后，而無實質上的延遲。若在RHS 加上延遲，則在延遲期間會阻止賦值語句的執行,延遲后才執行賦值，這種賦值語句是不可綜合的，在需要綜合的模塊設計中不可使用這種風格的代碼。

非阻塞賦值操作符用小于等于號(即 <=)表示。“非阻塞”是指在進程語句（initial和always）中，當前的賦值語句不會阻斷其后的語句。非阻塞語句可以認為是分為兩個步驟進行的：

①計算等號右邊的表達式的值,(我的理解是：在進入進程后，所有的非阻塞語句的右端表達式同時計算，賦值動作只發生在順序執行到當前非阻塞語句那一刻)。

②在本條賦值語句結束時，將等號右邊的值賦給等號左邊的變量。

非阻塞賦值操作只能用于對寄存器類型變量進行賦值，因此只能用在"initial"塊和"always"塊等過程塊中。非阻塞賦值不允許用于連續賦值。

掌握可綜合風格的Verilog模塊編程的八個原則會有很大的幫助。在編寫時牢記這八個要點可以為絕大多數的Verilog用戶解決在綜合后仿真中出現的90-100%的冒險競爭問題。

1)時序電路建模時，用非阻塞賦值。

2)鎖存器電路建模時，用非阻塞賦值。

3)用always塊建立組合邏輯模型時，用阻塞賦值。

4)在同一個always塊中建立時序和組合邏輯電路時，用非阻塞賦值。

5)在同一個always塊中不要既用非阻塞賦值又用阻塞賦值。

6)不要在一個以上的always塊中為同一個變量賦值。

7)用$strobe系統任務來顯示用非阻塞賦值的變量值

8) 在賦值時不要使用 #0延遲

歡迎光臨 (http://m.zg4o1577.cn/bbs/)