空間傳導(dǎo)雜訊，無法消除只能降低
布線可以降低
RC吸收也可以降低
使用頻率低的DCDC也會(huì)降低
使用屏蔽電感也可降低

LHWCCJ 發(fā)表于 2025-2-25 08:13
結(jié)果是測(cè)試問題，探頭干擾

那空載為啥沒事？

結(jié)果是測(cè)試問題，探頭干擾

加多幾個(gè)高頻的PF電容，和幾個(gè)大一點(diǎn)的高頻低阻電解在芯片旁邊看看。

這就是所謂的電磁輻射引起的，布線很關(guān)鍵。電感換屏蔽的也會(huì)降低。

PCB呢，首先看下layout guide，確認(rèn)布局沒問題，其次計(jì)算電感電容最小值，然后嘗試加大電容電感對(duì)比，最后實(shí)在沒辦法換同樣總?cè)萘康碾娙�，多弄幾個(gè)，降低ESR看效果，多動(dòng)手

5V輸出端增加1uf+ 0.1uf+ 0.01uf 瓷片電容+100uf的鉭電容,  也可以串入0603磁珠.  

首先，確保你的PCB布局是優(yōu)化的，例如IC芯片周圍的所有元件都盡可能靠近IC放置，特別是輸出電容。其次，確保使用適當(dāng)?shù)姆椒ㄟM(jìn)行測(cè)量。在這種情況下，如果示波器探頭具有長的鱷魚夾接地夾，可能需要將其更換為短的彈簧夾，以替換長的接地夾。然后再試一次。

對(duì)于開關(guān)電源這是無法消除的

樓主可以參考一下這圖，這是中控微型打印機(jī)的供電電源，雖然芯片不一樣，但輸入輸出濾波處理可以借鑒。

正常，你加一級(jí)LC濾波即可。

szb314 發(fā)表于 2024-5-27 15:35
輸出電容 加大一點(diǎn)

對(duì)于高頻電源電路，增加輸出電容并不一定會(huì)改善輸出高頻干擾，因?yàn)殡娙萑萘康脑黾觿?shì)必導(dǎo)致等效電感的增加，所以，在一些要求比較高的高頻電源電路中往往采用多只電容并聯(lián)來增大電容容量。并且同時(shí)并聯(lián)一些小容量瓷片電容來消除高頻干擾。小容量電容的等效電感相對(duì)大容量電容要小的多。所以，一些電源電路中可以同時(shí)見到104，103容量的電容與較大容量的電容并聯(lián)各司其職。

增加一只104和103瓷片電容以增加高頻濾波效果。

DCDC的布局很關(guān)鍵，Cin，Cout，L，D盡量靠近IC，Cin和Cout容量盡量大點(diǎn)，并選用低ESR的電容，如鉭電容。地線要強(qiáng)壯點(diǎn)，盡量有大面積的私地（本電路中的GND），并通過一個(gè)磁珠接到總地（板上的GND）。

另外有個(gè)方法，你參考一下：
在L的電感兩端，并一個(gè)阻容串，10k-4.7K+102-101，在R1兩端并一個(gè)102-104。
說不出什么原理，反正我UV雙段的接收機(jī)，經(jīng)過這樣處理，某些頻點(diǎn)的干擾就好多了，靈敏度也上來了�？赡苁荄CDC電路的諧波太豐富了吧。
只是參考，不保證一定能好，因?yàn)槲矣玫碾娐肥墙祲盒偷腄CDC，而你這個(gè)是升壓型的，你可以試試看。

正�，F(xiàn)象，開關(guān)電源基本都這樣，常規(guī)的是并一顆小電容，一般是104的，通常單片機(jī)足夠了，要求不是很高，要求高加濾波電路，像模擬電路就比較敏感，一般要額外處理，DAC也是，主要看用途，滿足要求就行

這個(gè)是正常的，開關(guān)電源的通病，所以通常要求DCDC不要直接供電單片機(jī)

這個(gè)是共模干擾

電容盡量靠近IC,電容上并一顆104，同樣盡量靠近IC試試。。。

個(gè)人認(rèn)為，開關(guān)電路本身就會(huì)有諧波，所以正常使用，輸入和輸出都得并一個(gè)0.1uF的電容進(jìn)行濾波，你加上試試效果怎么樣。

不是。
開關(guān)信號(hào)是階躍性質(zhì)。其它頻譜很廣，會(huì)有雜波，雜波隨著能量增大。

輸出電容 加大一點(diǎn)