|
目錄 1選題背景 1.1指導思想 1.2設計任務 2方案論證 2．1可選方案 2.2方案特點 3設計過程 3.1 DDS的基本原理 3.2基本參數確定 3.3器件選擇 4各單元電路及其原理 4.1頻率控制字產生電路 4.2相位累加器及鎖存器 4.3正弦函數表 4.4D/A轉換器 4.5低通濾波電路 4.6時鐘脈沖產生電路 4.7消抖電路 5結果分析 6存在的問題及改進意見 7總結 參考文獻 附錄Ⅰ 附錄Ⅱ 附錄Ⅲ 1選題背景在現代雷達、通信、宇航、儀表、電視廣播，遙控遙測和電子對抗等系統中，一個能在一定頻率范圍內提供一系列高準確度和高穩定度的信號頻率源有著廣泛的應用價值，同時也是眾多應用電子系統實現高性能的關鍵因素之一。隨著應用頻率和精度要求的不斷提高，傳統的晶體振蕩器直接輸出頻率不能滿足要求。因此，大量的頻率合成（FS,Frequency Synthesis）技術得以廣泛應用。頻率合成通過對一個或多個高穩定度和精準度的參考頻率源進行加、減、乘、除運算得到所需的頻率。 頻率合成（FS）的方法很多，按其工作模式可以分為：模擬合成和數字合成兩種；按其實現的手段可以大致分為：直接合成和鎖相相環合成兩種。目前應用較多的頻率合成方式主要有：直接模擬合成，鎖相環合成（PLI,phase Locked Loop）和直接數字合成（DDS Digital Direct Synthesis）。而直接數字頻率合成（DDS）則是上個世紀70年代，由美國學者J.Tiercy,M.Rader和B.Gold等人在撰寫“A Digital Frequency Synthesizer”一文中首次提出的以全新數字技術，從相位概念出發直接合成所需波形的一種新的頻率合成原理。他將先進的數字信號處理理論和方法引入到頻率合成領域中，從而有效解決許多模擬合成技術無法解決的問題。 限于當時的技術和期間水平，它的性能指標尚不能與已有的技術相比，故未受到重視。但由于DDS頻率轉換速度快，頻率分辨率高，以及在頻率轉換時可保持相位的連續，易于實現多種調制功能，全數字化，可編程，易于微處理器控制，易于單片集成，體積小，價格低，功耗小，生產一致性好，因此，近30年來，隨著超大規模集成（Very Large Scale Integration,簡稱：VLSI）、復雜可編程邏輯器件（Complex Programmable Logic Device,簡稱：CPLD）、現場可編程門陣列（Field Programmable Gate Array，簡稱：FPGA）等技術的出現以及對DDS理論的進一步探討，使得DDS得到了飛速的發展。廣泛應用于電子測量、調頻通信、電子對抗等領域。近年來，已有DDS技術的波形發生器陸續被研制、生產和投入應用，可以說直接數字頻率合成的興起也標志著第三代頻率合成技術的形成。 1.1指導思想本課題是需要設計一個DDS信號源發生器，通過對電路的調節使其的頻率在可控的范圍之內按照規定的步進進行調節來實現課程設計的要求。 1.2設計任務設計一個簡單的DDS正弦波信號發生器，有頻率增（UP）和頻率減（DOWN）兩個鍵，按UP時頻率步進增加，按DOWN時頻率步進減小。具體要求如下： 輸出信號的頻率范圍為100Hz~1500Hz，步進為100Hz。 要求輸出信號無明顯失真。 發揮部分： 擴大輸出信號的頻率范圍為25Hz~1575Hz，步進為25Hz。 參考元器件：74LS283、74HC574、AT28C16、DAC0832/AD7520、NE5532/TL082。 提示：本題也可以基于 EDA 技術設計。 2方案論證2．1可選方案方案一：使用FPGA技術實現DDS信號源的設計，通過對可編程芯片進行編程來實現相位累加器的制作，通過相位累加器的輸出對ROM函數表進行訪問，讀出數字量，這些數字量經過D/A轉換器后輸出模擬量，這些模擬量經低通濾波器濾波后輸出所需的正弦波。 方案二：用單片機來控制和實現DDS信號源的設計，用單片機和外圍開關電路作頻率控制字和相位累加器，并用單片機的輸出對ROM進行訪問，而讀出ROM的正弦函數表中的數據，在將ROM中讀出的數據進行D/A轉換，輸出模擬量，模擬量通過低通濾波器濾波后輸出隨需的正弦波。 方案三：多諧振蕩器電路產生脈沖信號，通過不同頻率的相位累加器來查函數表ROM 來實現函數的輸出，相位累加器是以頻率控制字的大小為基準進行累加，再由相位累加器的輸出對函數表ROM進行查表，查表所得的結果將輸出送到D/A轉換器，經D/A 轉換器輸出梯形波形，之后經過低通濾波器進行濾波則可得到所需頻率的正弦信號波。 2.2方案特點方案一實現起來比較容易可以很大程度上減少芯片的使用數目，但是采用FPGA技術我們對此還不是很了解，在實踐和應用方面可能會造成許多的麻煩和錯誤。 方案二采用89C51單片機為核心實現，單片機處理速度使DDS的頻率范圍非常有限，加上單片機本身端口較少，對于一個外部頻率選擇鍵盤輸入、ROM地址查表輸出以及LED數碼管顯示的系統來說，端口資源變得非常緊張。而且我們現在也才剛開始學習單片機對單片機的一些基本知識了解的不夠。 方案三采用可逆計數器、加法器、鎖存器、累加器等傳統的硬件電路組合來實現，可以鍛煉我們對數模電知識的掌握能力，學以致用。但是其可靠性差、靈活性小、、線路復雜容易出錯、結果精確度也不高。 考慮到這次課程設計是對數模電知識及實際動手能力結合的一次考驗和檢測，與此同時理論知識準備和實物的上交時間相對比較長，題目要求相對簡單，并且在課設之前我們還學習了一些焊接的相關知識實踐練習怎樣元器件焊接一個實物。對于硬件電路組合相對比較熟悉，所以選擇方案三。 3設計過程3.1 DDS的基本原理DDS的基本原理采用74HC193可逆加減計數器，用它的輸出結果作為加法器74HC283的一路加法項，將74HC283的輸出結果送到寄存器74HC574，再把74HC574的輸出結果一路送到加法器的另一路加法項，與74HC283組成相位累加器，一路送到ROM的地址單元對ROM函數表進行訪問，讀出ROM表中的函數值，將函數值送到DA0832進行D/A轉換，是數字信號轉換模擬信號，最后經過有TL082和電阻電容組成的低通濾波輸出正弦波。 74HC193是輸出作為頻率控制字模塊。兩片74HC283和一片74HC574組成的部分作為相位累加器，構成相位累加器的模塊。ROM則是存儲正弦函數，構成ROM函數表模塊。DAC0832則是D/A轉換，而構成D/A轉換模塊。TL082和相關的電阻電容作為低通濾波器對輸出進行濾波，而構成濾波模塊，其總體設計原理方框圖如下圖3-1所示 
圖3-1 DDS 信號源原理框圖 圖中相位累加器可在每一個時鐘周期來臨時將頻率控制字所決定的相位增量M累加一次，如果記數大于，則自動溢出，而只保留后面的N位數字于累加器中。正弦查詢表ROM用于實現從相位累加器輸出的相位值到正弦幅度值的轉換，然后送到DAC中將正弦幅度值的數字量轉變為模擬量，最后通過濾波器輸出一個很純凈的正弦波信號。 由于相位累加器是N比特的模2加法器，正弦查詢表ROM中存儲一個周期的正弦波幅度量化數據，所以頻率控制字M取最小值1時，每個2n時鐘周期輸出一個周期的正弦波。所以此時有： f0=fc/2n （3-1） 式中f0為輸出信號的頻率，fc為時鐘頻率，n為累加器的位數。 更一般的情況，頻率控制字是m時，每2n /m個時鐘周期輸出一個周期的正弦波。所以此時有： f0=(m×fc)/ 2n （3-2） 式中f0為輸出信號的頻率，fc為時鐘頻率，n為累加器的位數，m為頻率控制字。這個是DDS系統最基本的公式之一。由此可以得出輸出信號的最小頻率（分辨率）為： f0min= fc/ 2n （3-3） 輸出信號的最大頻率為： f0max=（Mmax×fc）/2n （3-4） DAC 每信號周期輸出的最少點數為： K= 2n / Mmax （3-5） 當 N 比較大時，對于很大范圍內的 M 值，DDS系統都可以在一個周期內輸出足夠的點，保證輸出波形失真很小。 3.2基本參數確定 本次課程設計選用8位的相位寄存器，即N取8。則可以算出響應的參數： Fc= f0min×2n=100HZ×2^8=25.6KHZ （3-6） 頻率控制字為從1~15。 3.3器件選擇1）需要產生15個不同的頻率控制字，則選用16可逆計數器74HC193 2）相位累加器采用加法器與寄存器結合的方式，選用市面常用的74HC283兩片級聯成八位加法器，寄存器選用8為寄存器74HC574。 3）存放正弦函數表采用可電擦除的E2PROM，本次選用AT28C64。 4）D/A轉化器采用市面常見的DAC0832。同時選用與DAC0832配合使用的運算放大器TL082。 4各單元電路及其原理4.1頻率控制字產生電路圖4-1 計數器電路 如圖4-1，使用十六進制可逆計數器74HC193產生0~15的頻率控制字，預置數的四個腳（15、1、10、9腳）統一置低電平（接地），預置數腳（11腳）接高電平，計數增和計數減（5腳和4腳）分別接兩個按鍵，復位端（14腳）接如圖復位電路，輸出端（3、2、6、7腳）接到下一級電路，進位和借位端（12腳和13腳）不接。此電路可以通過按鍵來使輸出端產生想要的頻率關鍵字。 4.2相位累加器及鎖存器
圖4-2 相位累加電路 如圖4-2，此電路中的74HC283為四位二進制超前進位全加器，不能滿足設計要求，可以通過兩片組合成八位加法器，如圖把U2的進位端輸出（9腳）接到U3的進位輸入端（7腳）即可。U2的A輸入端接上級電路的四位輸出，U3的A輸入端接低電平。兩片分別四位輸出組合成八位輸出接到八位寄存器74HC574的輸入端，再從寄存器的八位輸出端反接回來到U2和U3的B輸入端，這樣就形成了相位累加的過其中可以通過寄存器74HC574的時鐘控制端（11腳）的頻率來控制累加的快慢。此時可以在寄存器的輸出端的各個管腳上測得不同頻率的方波。如圖4-3所示 
圖4-3 鎖存器第四位輸出波形 4.3正弦函數表
圖4-4 E2PRM ROM中存放的是正弦函數的數據表，由前面的相位累加器的輸出的一路送給了ROM，每一個脈沖對ROM進行一次訪問，并完成一次輸出，其輸出為數字量，這些數字量的不同組成了正弦函數表，其函數表內存放了256個正弦函數點，這些點是按照一個周期內正弦波平分成256個角度計算得出。利用編碼器在存儲器芯片里燒制程序。所燒制的程序不同，產生的波形好壞有分，選取盡可能多的點采樣。輸出的波形就會越好。 查表法指的是將0到90度對應的正弦值存儲到內存中，當輸入角度后，程序按照用戶輸入的角度查找表中相應的正弦值。由于輸出頻率范圍100HZ~1500HZ，且進步為100HZ，再由前面的相位累加器的位寬為8位，即A=8，所以應該將一個周期的正弦波分解成28個點，即256。28C64存儲芯片中存放了256個點，28C64的輸出是8位的數字量，即原理框圖中的D=8，這8位數字表示的是ROM中存放的數據被訪問時的輸出大小，設D為離散正弦函數值，則這些點的計算步驟如下： D=Fsin（2Aπ/256）（其中F=255，A=1，2，3……，256） （4-1） 存放正弦函數表的器件選擇可電擦除的E2PROM,它為存儲容量: 64 KB。其接線如圖4-4。共十六位輸入，去其低八位作為相位尋址線，共給片內寫入256個正弦函數點供氣查詢輸出。其他腳接低電平。如圖4-5，正弦函數表為： 
圖4-5正弦函數表 4.4D/A轉換器
圖4-6 D/A轉換電路 如圖4-6，，D/A轉換選擇的是通用的DAC0832，并采用其經典接法與運放相接，其中八位數字量輸入端接上級E2PROM的八位輸出，IOUT1和IOUT2接運算放大器將電流量轉換成電壓量，最終從運放的1腳輸出。D/A轉換器的作用是把合成的正弦數字量轉換成模擬量。正弦幅度S(n)經過D/A轉換器后變為包絡為正弦波的階梯波S(t)。需要注意的是，器對D/A轉換器的分辨率有一定的要求，D/A轉換器的分辨率越高，合S(t)臺階數就越多，輸出的波形精確度就越高。最后可以測得正弦波。如圖4-7： 
圖4-7 波形 4.5低通濾波電路
圖4-8 濾波電路 低通濾波電路如圖4-8，因為運放輸出的信號中含有許多噪聲信號，我們可以采用低通濾波器來濾除輸出信號中的高頻分量。對D/A轉換器輸出的階梯波S(t)進行頻譜分析可知，S(t)中除了主頻f0外，還存在fc，2fc，兩邊的f0處的非諧波分量，幅值包括為辛格函數。因此必須在D/A轉換器的輸出端接頻率為fc/2的低通濾波器,即可取出主頻f0。 4.6時鐘脈沖產生電路NE555組成的多諧振蕩器電路產生一個時鐘信號如圖4-9所示： 
圖4-9 555時鐘脈沖電路 由555定時器和外接元件R5、R6和C構成的多諧振蕩器，2腳與6腳直接相連，電路沒有穩態，只有兩個暫穩態，電路也不需要外加觸發信號，利用電源通過R5、R6向電容C充電，使電路產生震蕩，電容在1/3VCC和2/3VCC之間充電和放電，形成時鐘脈沖電路。 由于頻率要求在100HZ到1500HZ之間，而ROM函數表中放了256個正弦函數數據，故NE555和電阻電容組成的應為頻率為25.6KHZ的脈沖電路，此脈沖電路給74HC574脈沖，來實現相位累加，而相位累加器中每次加的數字又計數器的輸出結果控制，故計數器的輸出結果不同，最后輸出的波形頻率也會不同，從而實現了頻率的控制則： 電路中給定C4用陶瓷電容102，C5用陶瓷電容103，需要的輸出方波的頻率為f=25.6KHZ,則： T=1/f=0.039×10-3s （4-2） 需要占空比為q=50%的方波，即R6=R5 C4=10×102pF=10-9F （4-3） T=T1+T2=（R5+2R6）Cln2=0.039×10-3 （4-4） 可以推得： R5=R6=（0.039×10-3）/（3×10-9×0.69）=18.8KΩ （4-5） 4.7消抖電路
圖4-10 按鍵消抖電路 由于按鍵存在機械抖動，導致電平出現抖動從而使計數器的計數出現抖動跳變，多以需要對按鍵加上消抖電路。電阻R3、R4以及C1、C2來形成消抖的基本電路，電阻的阻值確定在幾百歐就可以。 5結果分析在Proteus中的仿真結果如圖5-1所示 
圖5-1 仿真結果 由上圖結果顯示說明了方案三的可行性和正確性，且也說明數字直接合成技術在信號源的設計上可以使用。仿真結果說明用可逆計數器頻率控制字，用加法器和鎖存器及脈沖電路構成的相位累加器，用ROM和后面的D/A轉換電路及濾波電路作為輸出部分來實現DDS信號源的設計是可行的。 （1）輸出的最低頻率可以達到100KZ，最該頻率可以達到1500HZ，它們的幅度可在2.5v-3v之間。 (2)頻率的步進為100HZ當UP鍵按下時頻率加100HZ，當DOWN鍵按下時頻率減100HZ，復位鍵按下時頻率為0HZ。 (3)電路實測效果良好，達到設計要求，輸出的波形無明顯的失真，但輸出的波形會有一點毛刺現象，以及在頻率范圍內，頻率的穩定度比較低，而且頻率較大時會出現失真現象，這與取樣點的選取有關，而且制作的脈沖電路產生的頻率也不是很穩定，而使得輸出頻率會有微小的波動，但可以忽略。 （4）這個設計方案原理比較簡單，元器件不太多，實現起來也不算太難。但是由于時間原因，發揮部分的電路沒有連接。布線如果位置不合適會對系統產生干擾。從仿真到實物制作過程中，遇到了很多問題，這些問題也說明了僅僅依靠仿真結果是不可靠的，我們必須通過實物的制作來查找仿真與實際中間的差距以及一些系統因素、人為因素等，來檢驗設計思路的正確性和完善性。 6存在的問題及改進意見這個設計方案原理比較簡單，元器件不太多，實現起來也不算太難。但是由于過程中焊接出現錯誤而且時間沒有分配好，導致發揮部分的電路沒有連接。布線如果位置不恰當會對整體產生干擾，就會導致波形出現失真。 7總結這次數模電課程設計終于完成，這是我第一次完整的從查找資料到仿真圖設計再到焊接以及調試的經歷，在整個過程中經歷了一個對課程設計完全不懂的學生應該經歷的許多部分問題，再到順利解決各種能解決的問題，總體來說這次課程設計我得到了許多的收獲。 我們是在暑假期間選擇的課程設計題目，由于對課程設計完全不了解我們就隨便選擇了一個DDS信號源設計，選到這個題目的時候我根本就不知道DDS為何物，上網查了一下DDS的基本原理和相關的設計方案以及論文，然后又查了一些關于DDS課程設計的資料，整理方案。這些前期的準備工作我們是在假期里邊完成。開學之后我花了大約能有兩周的時間將課設的仿真原理圖在proteus軟件里邊設計好。焊接實物的時候我沒有一次性全部焊完，而是焊完一個模塊電路就檢測一次，由于是數電部分比較多，所以各級檢測起來都相對比較容易。一直到最后整板的完成。全部焊接好了之后出現的問題一是最后一次調試的時候將電源接反了、電壓過大（12v）導致元器件被燒毀，最后只能重新焊接一個按照原來的過程；問題二是由于焊接好之后沒有對電路進行焊接濾波電路，導致調試的時候正弦波出現不穩定和明顯的失真。就這兩個問題耗了我好長時間，第一個問題屬于操作性問題，并不難解決就是要耗費許多的時間重新焊接一次。主要是第二個問題我們需要對電路重新分析在產生波形得地方加上濾波電路，我們調試的大部分時間放在這一部分上，最后加上同學的講解和調試我們最終將存在的問題都一一解決了。 這個課程設計題目雖然屬于數電類，但是在消抖，濾波的地方也用到了模電知識，我的感覺就是對電容的基本知識和性能理解的越來越好了，電容產生波形以及波形失真的過程中起到了至關重要的作用。 通過這次課程設計，讓我知道學習課本上的理論知識與在實踐過程中應用的知識以及技巧都是存在一定的差距的，我缺少實踐動手的能力問題瞬間就顯露出來了，實踐需要理論的指導，但是理論也需要實踐的鞏固，二者要兼顧。作為一名準大三的學生，這是學習理工科學生必備的基本能力。所以在以后的學習中我們應該主動多花一些時間去動手做一些自己能力范圍之內的一些東西，來提高自己的動手能力，讓自己將理論與實踐很好的結合起來。 參考文獻【1】閻石.數學電子技術基礎.清華大學.高等教育出版社.2006 【2】康華光.電子技術基礎（模擬部分）.華中科技大學. 高等教育出版社.2006 【3】馬全喜.電子元器件與電子實習.機械工業出版社.2006 【4】何杜成、袁躍進.電機-光電顯示-改進應用電路.山東科學技術出版社.2007 【5】李志健. 數字電子技術基礎實驗任務書.陜西科技大學教務處.2007 【6】楊剛、周群.電子系統設計與實踐.電子工業出版社.2004 附錄Ⅰ
總原理圖 附錄Ⅱ表2-1 元器件清單 附錄Ⅲ
圖片1.png (26.56 KB, 下載次數: 176)
下載附件
2017-12-28 19:55 上傳
0.png (7.38 KB, 下載次數: 174)
下載附件
2017-12-29 00:53 上傳
完整的Word格式文檔51黑下載地址（任務書+說明書）：
DDS信號源仿真.rar
(886.51 KB, 下載次數: 53)
2017-12-28 19:56 上傳
點擊文件名下載附件
DDS信號源仿真 下載積分: 黑幣 -5
| 
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
