|
|
對MSP430的引腳寄存器進(jìn)行介紹，MSP430引腳功能介紹和寄存器詳細(xì)分類
MSP430引腳圖：
0.jpg (37.69 KB, 下載次數(shù): 141)
下載附件
2018-1-14 17:05 上傳
引腳功能
引腳名稱 序號 I/O 說明
Avcc 64 模擬供電電源正端.只為ADC和DAC的模擬部分供電
Avss 62 模擬供電電源負(fù)端.只為ADC和DAC的模擬部分供電
DVcc 1 數(shù)字供電電源正端.為所有數(shù)字部分供電
DVss 63 數(shù)字供電電源負(fù)端.為所有數(shù)字部分供電
P1.0/TACLK 12 I/O 通用數(shù)字I/O引腳/定時器A時鐘信號TACLK輸入
P1.1/TA0 13 I/O 通用數(shù)字I/O引腳/定時器A捕捉：CCI0A輸入，比較：OUT0輸出
P1.2/TA1 14 I/O 通用數(shù)字I/O引腳/定時器A捕捉：CCI1A輸入，比較：OUT1輸出
P1.3/TA2 15 I/O 通用數(shù)字I/O引腳/定時器A捕捉：CCI2A輸入，比較：OUT2輸出
P1.4/SMCLK 16 I/O 通用數(shù)字I/O引腳/SMCLK信號輸出
P1.5/TA0 17 I/O 通用數(shù)字I/O引腳/定時器A，比較：OUT0輸出
P1.6/TA1 18 I/O 通用數(shù)字I/O引腳/定時器A，比較：OUT1輸出
P1.7/TA2 19 I/O 通用數(shù)字I/O引腳/定時器A，比較：OUT2輸出
P2.0/ACLK 20 I/O 通用數(shù)字I/O引腳/ACLK輸出
P2.1/TAINCLK 21 I/O 通用數(shù)字I/O引腳/定時器A，INCLK上的時鐘信號
P2.2/CAOUT/TA0 22 I/O 通用數(shù)字I/O引腳/定時器A捕獲：CCI0B輸入/比較器輸出
P2.3/CA0/TA1 23 I/O 通用數(shù)字I/O引腳/定時器A，比較：OUT1輸出/比較器A輸入
P2.4/CA1/TA2 24 I/O 通用數(shù)字I/O引腳/定時器A，比較：OUT2輸出/比較器A輸入
P2.5/Rosc 25 I/O 通用數(shù)字I/O引腳，定義DCO標(biāo)稱頻率的外部電阻輸入
P2.6/ADC12CLK/ 26 I/O 通用數(shù)字I/O引腳，轉(zhuǎn)換時鐘－12位ADC，DMA通道0外部觸發(fā)器
P2.7/TA0 27 I/O 通用數(shù)字I/O引腳/定時器A比較：OUT0輸出
P3.0/STE0 28 I/O 通用數(shù)字I/O引腳，USART0/SPI模式從設(shè)備傳輸使能端
P3.1/SIMO0/SDA 29 I/O 通用數(shù)字I/O引腳，USART0/SPI模式的從入/主出，I2C數(shù)據(jù)
P3.2/SOMI0 30 I/O 通用數(shù)字I/O引腳，USART0/SPI模式的從出/主入
P3.3/UCLK0/SCL 31 I/O 通用數(shù)字I/O引腳，USART0/SPI模式的外部時鐘輸入，USART0
P3.4/UTXD0 32 I/O 通用數(shù)字I/O引腳，USART0/UART模式的傳輸數(shù)據(jù)輸出
P3.5/URXD0 33 I/O 通用數(shù)字I/O引腳，USART0/UART模式的接收數(shù)據(jù)輸入
P3.6/UTXD1 34 I/O 通用數(shù)字I/O引腳，USI1/UART模式的發(fā)送數(shù)據(jù)輸出
P3.7/URXD1 35 I/O 通用數(shù)字I/O引腳，USI1/UART模式的接收數(shù)據(jù)輸入
P4.0/TB0 36 I/O 通用數(shù)字I/O引腳，捕獲I/P或者PWM輸出端口－定時器B7 CCR0
P4.1/TB1 37 I/O 通用數(shù)字I/O引腳，捕獲I/P或者PWM輸出端口－定時器B7 CCR1
P4.2/TB2 38 I/O 通用數(shù)字I/O引腳，捕獲I/P或者PWM輸出端口－定時器B7 CCR2
P4.3/TB3 39 I/O 通用數(shù)字I/O引腳，捕獲I/P或者PWM輸出端口－定時器B7 CCR3
P4.4/TB4 40 I/O 通用數(shù)字I/O引腳，捕獲I/P或者PWM輸出端口－定時器B7 CCR4
P4.5/TB5 41 I/O 通用數(shù)字I/O引腳，捕獲I/P或者PWM輸出端口－定時器B7 CCR5
P4.6/TB6 42 I/O 通用數(shù)字I/O引腳，捕獲I/P或者PWM輸出端口－定時器B7 CCR6
P4.7/TBCLK 43 I/O 通用數(shù)字I/O引腳，輸入時鐘TBCLK－定時器B7
P5.0/STE1 44 I/O 通用數(shù)字I/O引腳，USART1/SPI模式從設(shè)備傳輸使能端
P5.1/SIMO1 45 I/O 通用數(shù)字I/O引腳，USART1/SPI模式的從入/主出
P5.2/SOMI1 46 I/O 通用數(shù)字I/O引腳，USART1/SPI模式的從出/主入
P5.3/UCLK1 47 I/O 通用數(shù)字I/O引腳，USART1/SPI模式的外部時鐘輸入，USART0/SPI
模式的時鐘輸出
- 8 -
P5.4/MCLK 48 I/O 通用數(shù)字I/O引腳，主系統(tǒng)時鐘MCLK輸出
P5.5/SMCLK 49 I/O 通用數(shù)字I/O引腳，子系統(tǒng)時鐘SMCLK輸出
P5.6/ACLK 50 I/O 通用數(shù)字I/O引腳，輔助時鐘ACLK輸出
P5.7/TboutH/ 51 I/O 通用數(shù)字I/O引腳，將所有PWM數(shù)字輸出端口為高阻態(tài)－定時器B7
P6.0/A0 59 I/O 通用數(shù)字I/O引腳，模擬量輸入A0－12位ADC
P6.1/A1 60 I/O 通用數(shù)字I/O引腳，模擬量輸入A1－12位ADC
P6.2/A2 61 I/O 通用數(shù)字I/O引腳，模擬量輸入A2－12位ADC
P6.3/A3 2 I/O 通用數(shù)字I/O引腳，模擬量輸入A3－12位ADC
P6.4/A4 3 I/O 通用數(shù)字I/O引腳，模擬量輸入A4－12位ADC
P6.5/A5 4 I/O 通用數(shù)字I/O引腳，模擬量輸入A5－12位ADC
P6.6/A6/DAC0 5 I/O 通用數(shù)字I/O引腳，模擬量輸入A6－12位ADC，DAC.0輸出
P6.7/A7/DAC1/ 6 I/O 通用數(shù)字I/O引腳，模擬量輸入A7－12位ADC，DAC.1輸出，SVS輸入
RST/NMI 58 I 復(fù)位輸入，不可屏蔽中斷輸入端口或者Bootstrap Lload啟動（FLASH
TCK 57 I 測試時鐘，TCK是芯片編程測試和bootstrap loader啟動的時鐘輸入端口
TDI 55 I 測試數(shù)據(jù)輸入，TDI用作數(shù)據(jù)輸入端口，芯片保護(hù)熔絲連接到TDI
TDO/TDI 54 I/O 測試數(shù)據(jù)輸出端口，TDO/TDI數(shù)據(jù)輸出或者編程數(shù)據(jù)輸出引腳
TMS 56 I 測試模式選擇，TMS用作芯片編程和測試的輸入端口
VeREF+ 10 I/P 外部參考電壓的輸入
VREF+ 7 O 參考電壓的正輸出引腳
VREF-/VeREF- 11 O 內(nèi)部參考電壓或者外加參考電壓的引腳
XIN 8 I 晶體振蕩器XT1的輸入端口，可連接標(biāo)準(zhǔn)晶振或者鐘表晶振
XOUT/TCLK 9 I/O 晶體振蕩器XT1的輸出引腳或測試時鐘輸入
XT2IN 53 I 晶體振蕩器XT2的輸入端口，只能連接標(biāo)準(zhǔn)晶振
XT2OUT 52 O 晶體振蕩器 XT2 的輸出引腳
|
評分
-
查看全部評分
|
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
