PCB設計：降低噪聲與電磁干擾的24個竅門

ID:379052 · 發表于 2019-1-22 15:22

電子設備的靈敏度越來越高，這要求設備的抗干擾能力也越來越強，因此PCB設計也變得更加困難，如何提高PCB的抗干擾能力成為眾多工程師們關注的重點問題之一。本文將介紹PCB設計中降低噪聲與電磁干擾的一些小竅門。
　　下面是經過多年設計總結出來的
　　(1) 能用低速芯片就不用高速的，高速芯片用在關鍵地方。
　　(2) 可用串一個電阻的辦法，降低控制電路上下沿跳變速率。
　　(3) 盡量為繼電器等提供某種形式的阻尼。
　　(4) 使用滿足系統要求的最低頻率時鐘。
　　(5) 時鐘產生器盡量近到用該時鐘的器件。石英晶體振蕩器外殼要接地。
　　(6) 用地線將時鐘區圈起來，時鐘線盡量短。
　　(7) I/O 驅動電路盡量近印刷板邊，讓其盡快離開印刷板。對進入印制板的信號要加濾波，從高噪聲區來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。
　　(8) MCD 無用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。
　　(9) 閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端。
　　(10) 印制板盡量，使用45 折線而不用90 折線布線以減小高頻信號對外的發射與耦合。
　　(11) 印制板按頻率和電流開關特性分區，噪聲元件與非噪聲元件要距離再遠一些。
　　(12) 單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗，經濟是能承受的話用多層板以減小電源地的容生電感。
　　(13) 時鐘、總線、片選信號要遠離I/O線和接插件。
　　(14) 模擬電壓輸入線、參考電壓端要盡量遠離數字電路信號線，特別是時鐘。
　　(15) 對A/D 類器件，數字部分與模擬部分寧可統一下也不要交叉。
　　(16) 時鐘線垂直于I/O 線比平行I/O 線干擾小，時鐘元件引腳遠離I/O 電纜。
　　(17) 元件引腳盡量短，去耦電容引腳盡量短。
　　(18) 關鍵的線要盡量粗，并在兩邊加上保護地。高速線要短要直。
　　(19) 對噪聲敏感的線不要與大電流，高速開關線平行。
　　(20) 石英晶體下面以及對噪聲敏感的器件下面不要走線。
　　(21) 弱信號電路，低頻電路周圍不要形成電流環路。
　　(22) 信號都不要形成環路，如不可避免，讓環路區盡量小。
　　(23) 每個集成電路一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。
　　(24) 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電容時，外殼要接地。

ID:379052 · 發表于 2019-9-18 14:20

pcb打樣特價5元5片

ID:693407 · 發表于 2020-2-15 10:48

真是經典總結

帳號		自動登錄	找回密碼
密碼			立即注冊

久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

PCB設計：降低噪聲與電磁干擾的24個竅門