工作原理：
1.首先，由555定時器組成一個多諧振蕩器得到1HZ的秒脈沖，秒脈沖發生器的輸出端接到每個計數器的時鐘輸入端。
2.數字鐘的分、秒計數部分均為六十進制計數器（顯示00～59），采用兩片74LS160來實現。個位為十進制，十位為六進制，當個位計數到9時，再來一個脈沖變成0，同時產生一個進位信號，給十位提供一個脈沖，使十位計數加1。而數字鐘的時計數部分為二十四進制計數器（顯示00～23），也是采用兩片74LS160實現。當開始計數時，個位按十進制計數，當計到23時，這時再來一個脈沖，回到“零”。所以，這里必須使個位既能完成十進制計數，又能在高低位滿足“23”這一數字后，十計數器清0，圖中采用了十位的2和個位的3相“與非”后再清0。當秒計數器計到59時，再來一個脈沖變成00，同時產生一個進位信號給分計數器的CP輸入端；當分計數器計到59時，再來一個脈沖變成00，同時產生一個進位信號給時計數器的CP輸入端；當時計數器計到23時，再來一個脈沖變成00。
3.數字鐘的校正部分主要是通過開關實現的。當需要進行校正時，將開關J1打開，J2打到+5V時為分校正,J4打到+5V,J4打到上面時為時校正。
4.當計數器在每次計到整點時，需要提前十秒報時，這可采用譯碼電路來解決，即當分為59時，且秒計數到50時，輸出一高電平，經過一系列門電路驅動燈泡發光，完成整點報時。
5.數字鐘采用4片74LS85和4個撥碼開關構成鬧鐘電路。將時鐘電路顯示十進制數對應的二進制數A與撥碼開關所設置的鬧鐘時刻B做比較。從時十位到分個位，逐級比較，若均分別相等，從最低位（分個位）對應的比較器74LS85（U27）的OAEQB輸出高電平，完成鬧鐘功能。
（五）整點報時電路
電路應在整點前10秒開始報時，即在59分50秒到59分59秒期間時，報時電路控制信號。
當時間59分50秒到59分59秒期間時，分十位、分個位和秒十位保持不變，分別為5、9和5，因此可將計數器十位的Qc和Qa，個位的Qd和Qa及秒計數器十位的Qc和Qa相與，從而產生報時控制信號。
完整的Word格式文檔51黑下載地址：
數字時鐘設計.docx
(202.29 KB, 下載次數: 87)
2019-4-19 16:14 上傳
點擊文件名下載附件
|
