Multisim仿真實(shí)現(xiàn)60進(jìn)制加法計數(shù)器電路圖

ID:657314 · 發(fā)表于 2019-12-6 10:00

實(shí)驗(yàn)原理

1：74LS161

由74LS161的真值表可知，74LS161具有異步清零，同步預(yù)置數(shù)，保持，計數(shù)的功能。

異步清零：當(dāng)~CR=0時，計數(shù)器輸出直接置零；

同步預(yù)置數(shù)：當(dāng)~CR=1,~LD=0時，在CP脈沖的上升沿的作用下，輸入端的數(shù)據(jù)置入計數(shù)器的輸出端；

保持：~CR=~LD=1時，且CTtCTp=0時，不論有無CP脈沖作用，計數(shù)器保持原有狀態(tài)不變。

計數(shù):當(dāng)~CR=~LD=CTt=CTp=1時，在CP端輸入計數(shù)脈沖，74161進(jìn)行計數(shù)。

2：設(shè)計60進(jìn)制計數(shù)器

取兩片74LS161作為60進(jìn)制計數(shù)器的高位與低位。

利用反饋清零法，通過添加與非門元器件分別將兩片74LS161構(gòu)成六進(jìn)制計數(shù)器和十進(jìn)制計數(shù)器。即通過將特定的輸出通過與非門連接到CR端，使其為0時，由于異步清零，74LS161的輸入端立即返回為0000狀態(tài)，重新開始計數(shù)。

*十進(jìn)制計數(shù)器的設(shè)計：

計數(shù)器從0000狀態(tài)開始計數(shù)，直到1010狀態(tài)，此時計數(shù)器立刻返回到0000狀態(tài)。由此，可用過與非門實(shí)現(xiàn)，將Q3與Q1作為與非門的輸入，與74LS161的清零端~CR作為輸出，從而得到十進(jìn)制計數(shù)器。

同理，可得到六進(jìn)制計數(shù)器。

*實(shí)現(xiàn)個位的進(jìn)位：

在個位計數(shù)器從0000到1001時，使六進(jìn)制計數(shù)器進(jìn)入保持狀態(tài)。由此，可將Q0,Q3作為與門的輸入，輸出與六進(jìn)制計數(shù)器ET端相連，此時ET端收到0信號，處于保持狀態(tài)。當(dāng)下個CP脈沖信號到來時，六位計數(shù)器與十位計數(shù)器都處于計數(shù)狀態(tài)，之后十位計數(shù)器的ET端又為0信號處于保持狀態(tài)，從而實(shí)現(xiàn)個位的進(jìn)位。

仿真原理圖如下（Multisim仿真工程文件可到本帖附件中下載）