vhdl數字頻率計程序_DDS

ID:704585 · 發表于 2020-4-7 14:18

數字頻率計_DDS

單片機源程序如下:

LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_unsigned.all;
USE ieee.std_logic_arith.all;
ENTITY dds_dds IS
port(ftw: in std_logic_vector(23 downto 0); --頻率控制字
clk: in std_logic; --系統時鐘
rec: in std_logic; --接收信號使能
out_q: out std_logic_vector(9 downto 0); --幅度值輸出
ack: out std_logic); --接收應答信號
END dds_dds;
ARCHITECTURE beh of dds_dds is
signal phase_adder,frq_reg:std_logic_vector(23 downto 0);
signal rom_address,address:std_logic_vector(9 downto 0);
signal rom_out:std_logic_vector(9 downto 0);
signal s_1,s_2,a_1,a_2:std_logic;
signal a:std_logic;
component dds_dds_rom --定義ROM元件
PORT(address : IN STD_LOGIC_VECTOR (9 DOWNTO 0);
q : OUT STD_LOGIC_VECTOR (9 DOWNTO 0));
end component;
begin
data: dds_dds_rom port map(address,rom_out);
datain: process(clk) --數據輸入部分
begin
if(clk'event and clk='1') then --clk上升沿觸發
if(rec='1') then --rec為1則讀取ftw數據并將應答信號ack置1
frq_reg<=ftw;
ack<='1';
a<='1'; --a與ack內容相同在判斷時使用
end if;
if(a='1') then --檢測到上一個周期ack為1，則將其復位
ack<='0';
a<='0';
end if;
end if;
end process;
phase_add: process(clk) --相位累加部分
begin
if(clk'event and clk='1') then --clk上升沿觸發
phase_adder<=phase_adder+frq_reg; --進行相位累加
rom_address(0)<=phase_adder(12);
rom_address(1)<=phase_adder(13);
rom_address(2)<=phase_adder(14);
rom_address(3)<=phase_adder(15);
rom_address(4)<=phase_adder(16);
rom_address(5)<=phase_adder(17);
rom_address(6)<=phase_adder(18);
rom_address(7)<=phase_adder(19);
rom_address(8)<=phase_adder(20);
rom_address(9)<=phase_adder(21);
s_2<=phase_adder(22);
s_1<=phase_adder(23); --將上一個累加值的高12位送出
end if;
end process;
lookfor_rom: process(clk) --ROM查找部分
begin
if(clk'event and clk='1') then --clk上升沿觸發
a_1<=s_1; --a_1和a_2比s_1和s_2落后一個周期
a_2<=s_2;
if(s_1='0' and s_2='0') then --將各區間的地址對應到0～π/2的地址
address<=rom_address;
elsif(s_1='0' and s_2='1') then
address<=NOT rom_address;
elsif(s_1='1' and s_2='0') then
address<=rom_address;
elsif(s_1='1' and s_2='1') then
address<=NOT rom_address;
end if; -- NOT rom_address＝3FF－rom_address
if(a_1='0' and a_2='0') then --將各區間的幅度對應到0～π/2的幅度
out_q<=rom_out; --由于幅度比地址輸出慢一個周期所以用
-- a_1和a_2進行判斷，a_1和a_2比s_1
--和s_2落后一個時鐘周期
elsif(a_1='0' and a_2='1') then
out_q<=rom_out;
elsif(a_1='1' and a_2='0') then
out_q<=NOT rom_out+"0000000001";
elsif(a_1='1' and a_2='1') then
out_q<=NOT rom_out+"0000000001";
end if; --負數通過正數取反再加1得到
end if;
end process;
end beh;

復制代碼

所有資料51hei提供下載:

數字頻率計_DDS.rar (3.31 KB, 下載次數: 13)

ID:984711 · 發表于 2021-11-29 14:22

頻率測量的范圍大概在哪一個階段？

帳號		自動登錄	找回密碼
密碼			立即注冊

久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

vhdl數字頻率計程序_DDS

瀏覽過的版塊