這是之前做的關于3-8譯碼器的cadence版圖，
根據3-8譯碼器可以退出2-4譯碼器、4-16譯碼器等等。
從譯碼器的電路圖組成和各個部分都有圖片介紹，
關于最后的版圖仿真我沒有跑。
其中可能有一些我沒有注意到的錯誤，請大家多多指教。
一、基于CMOS工藝的3線-8線譯碼器電路設計 1. 真值表
3-8譯碼器真值表
2. 電路原理圖
電路原理圖
圖 2.1 3-8譯碼器電路原理圖
其中與門的原理圖和封裝圖如下 將文件類型選為schematic，在此類型中畫出的就是原理圖。
與門原理圖
圖2.2 與門電路原理圖
在原理圖中完成封裝：在原理圖頁面左上角的design中
與門封裝圖
圖2.3 與門封裝圖
非門原理圖和封裝圖如下
非門原理圖
圖 2.4 與門原理圖
非門的封裝
圖2.5 與門封裝
3-8譯碼器的封裝
譯碼器封裝
圖 2.6 3-8譯碼器的封裝
二、CMOS工藝的3線-8線譯碼器的電路功能仿真 3-8譯碼器的電路仿真配置圖 在電路仿真中注意各個原件的數值，數值不正確可能導致仿真不成功。
仿真配置
圖 3.1 3-8譯碼器仿真圖
仿真波形圖
仿真波形
圖 3.2 3-8譯碼器波形圖
三、CMOS工藝的3線-8線譯碼器版圖繪制 首先將與門和非門的版圖畫出，然后再復制或者調用與門和非門來完成3-8譯碼器的版圖繪制。 非門、與門的版圖如下
非門版圖
圖3.1 非門的版圖
與門版圖
圖 3.2 與門的版圖
3-8譯碼器的版圖
譯碼器版圖
圖 3.3 3-8譯碼器的版圖
其中有一些步驟可能有些省略，如果有機會將會完善，謝謝。 | 
