1、用 LED 數碼管作為控制器的顯示元件,自動地依次顯示數字 0123456789(自然序列)、 13579(奇數序列)、02468(偶數序列)、01234567(音樂序列),周而復始,不斷循環。
2、打開電源時自動進入自然序列的 0。
3、每個數字一次顯示時間基本相等。
51hei.png (730.1 KB, 下載次數: 145)
下載附件
2023-12-25 01:00 上傳
2.1設計思路
根據任務要求可以確定電路應該由以下幾個部分構成:數列產生電路、控制輸出電路、數碼顯示電路、為使各數列中不同數字顯示時間相同所以應該使用同一個時鐘脈沖,因此還應該包括一個脈沖產生電路。
51hei.png (15.53 KB, 下載次數: 134)
下載附件
2023-12-25 01:01 上傳
2.2各部分電路簡介:
數列產生電路:產生 0,1,2,3,4,5,6,7,8,9、1,3,5,7,9、0,2,4,6,8、0,1,2,3,4,5,6,7 四個序列數字并輸出。計劃使用 4 片74HC160 芯片分別實現。
輸出控制電路:利用各個數列產生芯片完成相應數列計數后的反饋信號控制計數芯片循環工作(使同一時間只有一個用于數列產生的芯片工作) 。
數碼顯示電路:數列產生電路輸出的數字為 8421BCD 編碼的十進制數,可以直接輸入74hc48 芯片再由74hc48 芯片驅動共陰極數碼管使對應的數字亮起。
脈沖產生電路:為使數字顯示穩定可觀察,應該產生周期為2s左右的方波。
芯片介紹:自然序列、奇數序列、偶數序列、音樂序列可以依次循環輸出而且四個數列中的元素都是由十進制自然數組成,所以考慮使用 74HC160 芯片實現。74HC160 芯片是四位十進制同步計數器,它可以在時鐘脈沖的作用下實現從0 到9 的計數。計數器的輸出(Q0 至 Q3)可預設為高電平或低電平。并行使能輸入(PE)處的低電平可禁用計數操作并使數據輸入(D0 至 D3)上的數據加載到時鐘正邊沿上的計數器中。無論計數使能輸入(CEP 和 CET)上的電平如何都會發生預設。主復位輸入(MR)處的低電平會將所有四個觸發器(Q0 至Q3)輸出設置為低電平,而無論 CP、PE、CET和CEP 輸入上的電平如何(從而提供了異步清零功能)。
3.1.2自然序列產生電路
自然序列為 0,1,2,3,4,5,6,7,8,9。它與 74HC160 芯片的計數輸出吻合,按照功能表74hc160 芯片在脈沖信號的觸發下輸出依次為 0000→0001→0010→0011→0100→0101→0110→0111→1000→1001,因此可以直接將這片 74HC160 芯片的 4 個輸出端接到數碼顯示電路。
另外,根據74HC160 芯片的功能表可以知道:在計數器計數到 9 時,會在RCO端輸出一個進位信號。所以可以將這個進位信號反饋到輸出控制電路,使輸入控制電路控制下一個奇數列產生芯片進入工作狀態并且切斷當前自然數列產生芯片的輸出。 所以,只需要忽略芯片最低位輸出端 QA 的輸出,直接將高電平接入數碼管,雖然這時候計數器仍然在進行 0-9 的計數,但由于最低位輸出替換為高電平,所以顯示電路顯示的是奇數列。但同時帶來一個問題,那就是 74hc160 芯片輸出兩個狀態才能使數碼顯示電路顯示下一個奇數。這樣的話會使奇數列中每一個數字顯示的時間是自然
數列中每一個數字顯示時間的兩倍。反饋到輸出控制電路,使輸入控制電路控制下一個偶數數列產生芯片進入工作狀態并且切斷當前工作的奇數數列產生芯片的輸出。
3.1.4 偶數列產生電路
觀察 3.1.3 中 0-9→8421BCD 碼的轉換表不難發現,0-9 中所有偶數的最高位都是 1, 所以,只需要忽略芯片最低位輸出端 QD 的輸出,直接將高電平接入數碼管,雖然這時候計數器仍然在進行 0-9 的計數,但由于最高位輸出替換為高電平,所以顯示電路顯示的是偶數數列。同時因為芯片實際還是從 0 計數到9 所以計數器完成一個循環后仍會在RCO端產生一個進位信號,這個信號可以反饋到輸出控制電路,使輸入控制電路控制下一個音樂數列產生芯片進入工作狀態并且切斷當前自然數列產生芯片的輸出。但同樣會帶來偶數列每個數字顯示時間是自然數列每個數字顯示時間兩倍的問題
3.1.5音樂數列產生電路
音樂數列是0,1,2,3,4,5,6,7。所以不采取忽略計數器某位輸出信號并替換為高/低電平的方式。而是可以直接將計數器四位輸出接入數碼顯示電路。但與前三種數列情況不同的是音樂數列產生芯片在時鐘脈沖的觸發下只經歷 0000→0001→0010→0011→0100→0101→0110→0111 七個狀態,按照功能表芯片不會在RCO端輸出進位信號。
所以將0111 的下一個狀態 1000 的最高位1作為反饋信號接入輸出控制電路以切斷當前音樂數列產生芯片并使自然數列產生芯片開始工作,這樣就能達到 4 個芯片循環工作,4 個數列循環的效果。
這樣做有兩個原因:一是這樣反饋信號將在計數器進入 1000 時出現,不影響數字 7的顯示時間。二是計數器的最高位輸出 QD 在 8 對應的狀態 1000 才第一次變為高電平“1”而0-7 都是低電平“0”。
3.2輸出控制電路
3.2.1各數列間的狀態關系
輸出控制電路需要在通電后先保持自然數列產生芯片的工作狀態,在第一個反饋信
號(自然數列產生芯片的進位信號)進入后切斷自然數列產生芯片并讓下一片芯片(奇
數列產生芯片)進入工作狀態。
在第二個反饋信號(奇數列產生芯片的進位信號)進入后切斷奇數列產生芯片并讓偶數列信號產生芯片進入工作狀態。
在第三個反饋信號(偶數列產生芯片的進位信號)進入后切斷當前芯片并讓音樂數列產生芯片進入工作狀態。
在第 4 個反饋信號(音樂數列產生芯片的最高位變為“1”)進入后切斷當前芯片,并讓自然數列產生芯片進入工作狀態。這樣就構成了一個循環。并且由于電路沒有儲存功能所以沒次斷電后再通電
3.2.2各數列狀態的切換
這部分電路中存在有4 個狀態的循環。將4 個狀態——自然數列、奇數列、偶數列、音樂數列分別編碼為00,01,10,11,4 個反饋信號只在需要狀態轉換時出現而且均為脈沖電壓信號。這不就是二進制計數器嗎!所以我將 4 根反饋線接在一個四輸入或門上,四輸入或門輸出端接一片 74HC161 計數器的CLK 端。 任何一片數列產生芯片未完成計數時或門的輸出都是“0”當任何一片數列產生芯片完成計數并輸出反饋信號時或門就輸出一次高電平。這個過程產生了上升沿,觸發 74hc161 芯片計數一次。
3.2.3芯片工作狀態的切換
前面已經對數列產生電路的四個狀態進行了編碼,并由 74hc161 進行循環。但單憑74hc161 還不能實現切斷當前芯片并使下一個數列產生芯片進入工作狀態的要求。所以我使用74HC139 芯片接在 74hc161 芯片后面。74HC139 為 2 線—4 線譯碼器,當賦能輸入端 G 為高電平時,按二進制控制輸入碼從 4 個輸出端中譯出一個低電平輸出。下面是74hc139 的功能表。
可以發現向74hc139 輸入00,01,10,11 中任意一個數,它可以輸出一一對應的低電平有效輸出。我們只需要將 74hc139 的輸出端接在反相器上,并把反相器輸出接在對應狀態編碼的數列產生芯片上就可以去控制數列產生芯片的工作狀態了。下面給出輸出控制電路的狀態圖和輸出真值表
Y0、Y1、Y2、Y3 分別接自然數列產生芯片、奇數列產生芯片、偶數列產生芯片、音樂數列產生芯片的ENP與END 與LOAD 與CLR端。
這樣一來,通電后輸出轉換電路狀態為 00 第一片74hc160 芯片(自然數列)計數完成后輸出進位信號作為觸發沿使輸出轉換電路進入狀態 01,第二片芯片開始工作,而第一片芯片被切斷。
第二片 74hc160 芯片(奇數列)計數完成后輸出進位信號作為觸發沿使輸出轉換電路進入下一個狀態10,第三片芯片開始工作,而第二片芯片被切斷。
第三片 74hc160 芯片(偶數列)計數完成后輸出進位信號作為觸發沿使輸出轉換電路進入下一個狀態11,第四片芯片開始工作,而第三片芯片被切斷。
第四片 74hc160 芯片(音樂數列)計數完成后輸出反饋信號(計數到 8,最高位輸出為1)作為觸發沿使輸出轉換電路回到狀態00,第一片芯片開始工作,而第四片芯片被切斷。
這樣就實現了4 片 74HC160 芯片循環工作,并循環輸出 4 個數列。
根據功能表可以將它與共陰極數碼管連接后,在其輸入端輸入 8421BCD 碼對應的數可以
直接在數碼管上顯示。
74hc47 是驅動共陽極數碼管的 ,將它與共陰極數碼管連接后,在其輸入端輸入 8421BCD
碼對應的數可以直接在數碼管上顯示。其輸出與 74hc48 相反。
3.3.2 四個數碼管構成的顯示電路
數碼顯示電路將數列產生電路的輸出顯示出來。由于數列產生電路采用的是74hc160,它直接輸出 8421BCD 碼這與數碼管的驅動芯片的輸入要求吻合。所以采取直接連接(但奇數列最低位接高電平,偶數列最低位接低電平) 。——接法一
在這種接法下4 個數碼管依次顯示 4 個數列,某個數列輸出時,其他 3 個數碼管顯示0。
也可以將 4 個數碼管的驅動芯片 74hc48 的使能端分別接到輸出控制電路對應的輸出上。——接法二 這樣某個數列輸出時,其他 3 個數碼管不顯示。
3.3.3 一個數碼管構成的顯示電路
一個數碼管構成的顯示電路由一個共陰極數碼管和它的驅動芯片 74hc48 還有 5 個四輸入與門組成。
因為同一時刻只有一個數列輸出,所以完全可以利用與門在一個數碼管上顯示全部數列。只需要把每一片數列產生芯片 74hc160的相同位數輸出端接在同一個與門的輸入端(但奇數列最低位接高電平,偶數列最低位接低電平) ,再把這個與門的輸出端接在74hc48 芯片的對應相同位數輸入端。
以只接各個數列產生芯片的 QD 端到與門的輸出端為例:
3.4 脈沖產生電路
3.4.1 NE555芯片介紹
脈沖產生電路的核心芯片是 NE555 它有以下優點:
1、它只需簡單的電阻器、電容器,即可完成特定的振蕩延時作用。其延時范圍極廣,可由幾微秒至幾小時之久。
2、它的操作電源范圍極大,可與 TTL,CMOS 等邏輯電路配合,也就是它的輸出電平及輸入觸發電平,均能與這些系列邏輯電路的高、低電平匹配。
3、其輸出端的供給電流大,可直接推動多種自動控制的負載。
4、它的計時精確度高、溫度穩定度佳,且價格便宜。
3.4.3 分頻電路
在“3.1 數列產生電路”中我們發現,奇數列與偶數列(芯片組 1)中每個數字顯示時間是自然數列與音樂數列(芯片組 2)中數字顯示時間的兩倍。為了解決這個問題,我們可以采取給兩對芯片接不同周期的時鐘信號的辦法。
我采用的是給芯片組 1 接周期是兩倍于多諧振蕩器產生脈沖周期的時鐘脈沖的方法。
這樣每個數字顯示的時間都在 2s左右。 如何將周期翻倍呢?我用的是JK 觸發器。 JK 觸發器的特征方程為如何將周期翻倍呢?我用的是JK 觸發器。 JK 觸發器的特征方程為,將觸發器的 J,K 端均接高電平后。,觸發器的輸出將在脈沖的觸發下不斷翻轉,但由于只有脈沖的上升沿(或者是下降沿)到來時輸出才翻轉,所以觸發器輸出的脈沖的周期將是原脈沖周期的兩倍。
五:調試
5.1 一些總結
從此前前面的部分來看,設計這個電路仿佛很順利,但實際上卻不是這樣。在電路的設計過程中多次出現搭建好電路卻在仿真時不能按設想工作的情況,這往往是設計有缺陷或者根本上就是設計出錯,只有幾次是因為連錯了線。經歷這次設計我深深的認識到了模塊化設計電路,并且要分模塊搭建電路,搭建完一個模塊的電路就應該測試其是否能按自己設想那樣工作。測試無誤后才能將它與其他部分電路連接。否則要在龐大的一個電路上找錯那個難度與工作量是指數倍上漲。
5.2 部分電路調試過程
設計期間修改了很多次電路,下面簡述兩次調試過程。
5.2.1 自然數列中“9”一閃而過的問題
觀察輸出波形,Q端輸出脈沖的周期是原脈沖的兩倍。這樣就解決了兩組數列數字顯示時間不同的問題。
四:仿真
仿真軟件: 本次設計使用的仿真軟件是 Multisim14.0。 Multisim是(NI)推出的以 Windows 為基礎的仿真工具,適用于板級的模擬/數字電路板的設計工作。它包含了電路原理圖的圖形輸入、電路硬件描述語言輸入方式,具有豐富的仿真分析能力。
運行結果: 在 Multisim 中運行仿真,數碼管依次顯示了0,1,2,3,4,5,6,7,8,9, 1,3,5,7,9, 0,2,4,6,8,0,1,2,3,4,5,6,7 且每個數字顯示時間基本一致。
方案一:
前面3.1.2 中提到,自然數列產生芯片是將進位信號做為反饋引入輸出控制電路,以達到切斷當前芯片并使下一芯片進入工作狀態的目的的。在最初的設計中,我是將 RCO端直接接到輸出控制電路那個或門上。但在運行仿真時卻出現問題,第一個數列的 8 顯示完后不久奇數列芯片就開始工作了,9 幾乎是一閃而過。為了弄明白怎么回事,我在RCO端接了一個示波器。然后運行仿真,發現在 8 顯示完畢,后示波器出現了一個脈沖。也就是說第一個芯片計數到 9 時,進位信號和 9 將同時出現。這解釋了 9 為何一閃而過。因為我的設想是進位信號出現即切斷當前芯片,而其他 3 個計數器因為可以忽略數字9 的輸出,所以沒有這個問題。
問題找到了,那如何解決呢?如果去修改輸出控制電路那估計要推倒重來。所以我決定在 RCO 和輸出控制電路的或門之間加一個電路來解決這個問題。受到分頻電路部分的啟發。我決定利用 JK 觸發器的翻轉功能。 將觸發器接成如下圖。
框內電路實際上是實現的與非功能:? + ? ? ? ? ? ? ? ? ? ? = ??。 因為發現這個問題時已經上報了元件清單,所以用已有器件實現。
觸發器的初始狀態為 0,兩個輸出端皆為 0。在 0-9 芯片計數到 9 時 RCO 端輸出一個脈沖,觸發器狀態改變,9 顯示完后? ?變為 1,第一片芯片被切斷。這樣就解決了 9 一閃而過的問題。在第二個芯片 QB、QC 同時為 1 后? ?回到 0,不影響后續芯片的狀態切換。
方案二
將輸出控制電路的 4 輸入或門換為4 輸入或非門。這樣在沒有輸入時 74161 芯片的CP 端固定為高電平,74161 芯片仍然是上升沿觸發。但是數字 9 可以在第一個芯片的RCO端輸出時產生的低電平脈沖的寬度對應時間內顯示。
此時需要將 1-7 產生芯片的 QA、QB、QC 端用 3 輸入與門輸出到或非門上,當計數
到7 時切斷該芯片。
51hei.png (107.44 KB, 下載次數: 145)
下載附件
2023-12-25 00:59 上傳
51hei.png (144.1 KB, 下載次數: 149)
下載附件
2023-12-25 00:58 上傳
原理圖: 無
仿真: 無
代碼: 無
pdf文檔(僅供參考):
電子技術設計.pdf
(1.98 MB, 下載次數: 13)
2023-12-24 16:58 上傳
點擊文件名下載附件
下載積分: 黑幣 -5
|