關于PCB layout信號線之間做包地處理

ID:668004 · 發(fā)表于 2024-1-22 16:03

PCB layout中會遇到單總線，串口線TX、RX，IIC的時鐘、數(shù)據(jù)線并排走的情況，為了防止互相干擾。有沒有之間間隔拉寬一點，并且灌入銅皮，做所謂的包地處理。這個是有必要的嗎？之前的工作經(jīng)驗，有看到一個老工程師都是這么處理的，比如串口走線到藍牙的TX、RX之間。請問信號之間做包地處理它防止互相干擾的機理是什么？

ID:883242 · 發(fā)表于 2024-1-22 20:41

TX、RX，IIC速度太慢了，完全沒有包地的必要。

ID:236035 · 發(fā)表于 2024-1-23 08:22

頻率高，會使寄生電容發(fā)生作用，包地起這個作用。頻率低就毫無意義了。

ID:668004 · 發(fā)表于 2024-1-30 18:07

Hephaestus 發(fā)表于 2024-1-22 20:41
TX、RX，IIC速度太慢了，完全沒有包地的必要。

你說的速度低是什么概念？是頻率還是速率分別少于多少呢

ID:883242 · 發(fā)表于 2024-1-30 22:12

QWE4562012 發(fā)表于 2024-1-30 18:07
你說的速度低是什么概念？是德駛故撬俾史直鶘儆詼嗌倌?/blockquote>

速度除頻率是波長，你的長度連波長的鼻涕都達不到談什么？

ID:1110436 · 發(fā)表于 2024-1-30 23:48

UART,IIC速率不高，沒必要包地，如果擔心竄擾問題可以把信號線之間的距離拉遠一點

ID:1110436 · 發(fā)表于 2024-1-30 23:50

QWE4562012 發(fā)表于 2024-1-30 18:07
你說的速度低是什么概念？是頻率還是速率分別少于多少呢

一般信號速率10M以上才考慮竄擾問題，就是信號上升沿小于100ns

ID:879348 · 發(fā)表于 2024-1-31 08:38

并不是一定要，之所以形成包地，是因為布線到最后一般就整塊地覆銅

ID:1059013 · 發(fā)表于 2024-1-31 11:55

包地應該是吸收掉信號線的空間輻射吧！！！！

ID:268161 · 發(fā)表于 2024-2-1 10:19

如果是在RF干擾大的情況IIC包地還是有改善的。或者適當降低上拉電阻

ID:1110383 · 發(fā)表于 2024-2-1 12:09

有必要，雖然你的通訊速率不高，但是如果系統(tǒng)采用的是高頻開關電源，還是有必要防止高頻開關電源的噪聲串入，如果有條件的話，增加包地處理是好的。它的機理就是就近增加地平面，相當于信號線到地增加一個寄生電容，使高頻噪聲就近耦合到地，濾除掉

ID:195496 · 發(fā)表于 2024-2-1 22:42

應該是類似屏蔽的作用

帳號		自動登錄	找回密碼
密碼			立即注冊

久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

關于PCB layout信號線之間做包地處理