|
DSP+FPGA結(jié)構(gòu)最大的特點是結(jié)構(gòu)靈活,有較強的通用性,適于模塊化設計,從而能夠提高算法效率;同時其開發(fā)周期較短,系統(tǒng)易于維護和擴展。 例如,一個由DSP+FPGA 結(jié)構(gòu)實現(xiàn)的實時信號處理系統(tǒng)中,低層的信號預處理算法處理的數(shù)據(jù)量大,對處理速度的要求高,但運算結(jié)構(gòu)相對比較簡單,適于用FPGA進行硬件實現(xiàn),這樣能同時兼顧速度及靈活性。高層處理算法的特點是所處理的數(shù)據(jù)量較低層算法少,但算法的控制結(jié)構(gòu)復雜,適于用運算速度高、尋址方式靈活、通信機制強大的DSP芯片來實現(xiàn)。 FPGA可以完成模塊級的任務,起到DSP的協(xié)處理器的作用。它的可編程性使它既具有專用集成電路的速度,又具有很高的靈活性。 DSP具有軟件的靈活性;而FPGA具有硬件的高速性,從器件上考察,能夠滿足處理復雜算法的要求。這樣DSP+FPGA的結(jié)構(gòu)為設計中如何處理軟硬件的關系提供了一個較好的解決方案。同時,該系統(tǒng)具有靈活的處理結(jié)構(gòu),對不同結(jié)構(gòu)的算法都有較強的適應能力,尤其適合實時信號處理任務。
這是自己做的DSP+FPGA的樣板 做實時數(shù)據(jù)采集，或者做控制，接口全部印出來 ，還可以吧 哈哈
QQ截圖20160716143004.jpg (146.56 KB, 下載次數(shù): 109)
下載附件
2016-8-10 16:10 上傳
交流qq 956250037
| 
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
