對(duì)于串入并出移位寄存器以下是我個(gè)人的理解和實(shí)際開發(fā)工程中得出的經(jīng)驗(yàn)
圖一：
由我上圖所畫 可以得出 一個(gè)8位串入數(shù)據(jù)輸入， 8位并行輸出。可以看出先移的是高位，就是第一個(gè)位進(jìn)去的到最后會(huì)在最高位。
圖為時(shí)序圖
A B 是輸入
clean 是清0端,低電平有效。就是如果給個(gè)低電平那么輸出都為0
強(qiáng)制都輸出0。一般接高電平
clock 是時(shí)鐘 上升沿有效
由上圖可以得出如果 A B 有一個(gè)為低電平 ，那么阻止新數(shù)據(jù)的進(jìn)入，并在下一個(gè)時(shí)鐘上升沿時(shí)，將 QA 端清0.
如果A B端都為高電平則會(huì)使能信號(hào)輸入，并在下一個(gè)時(shí)鐘脈沖的上升沿之前使輸出端QA
置1.每一個(gè)時(shí)鐘脈沖上升沿到來時(shí)，輸出端的數(shù)據(jù)會(huì)移動(dòng)一個(gè)位，既QA的數(shù)據(jù)會(huì)移動(dòng)到QB，一直到QH。
經(jīng)過我實(shí)際操作發(fā)現(xiàn)上電未初始化的時(shí)候輸出是不固定的。我試了好多次基本都是
0X80輸出概率比較大，不知道有什么方法讓他未初始化的時(shí)候輸出0X00呢？請(qǐng)思考？
