久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

 找回密碼
 立即注冊

QQ登錄

只需一步,快速開始

搜索
查看: 4296|回復: 4
收起左側

一種verilog實現uart串口通信硬件方案源碼

[復制鏈接]
ID:171311 發表于 2018-6-27 13:22 | 顯示全部樓層 |閱讀模式
在FPGA上實現串口收發。這里給出硬件代碼,直接燒入FPGA,調整波特率為38400即可電腦與其通信。FPGA使用晶振為50Mhz。上傳的附件為包含了全部文件的ise工程,直接打開可用,其中uart.v為verilog代碼,.ucf是引腳約束。
0.png

全部資料51hei下載地址:
uart_banji.zip (523.96 KB, 下載次數: 52)


評分

參與人數 1黑幣 +50 收起 理由
admin + 50 共享資料的黑幣獎勵!

查看全部評分

回復

使用道具 舉報

ID:171311 發表于 2018-6-27 13:23 | 顯示全部樓層
如果將此段代碼燒入兩塊FPGA板子可以互相通信,我用的是basys2板子。
回復

使用道具 舉報

ID:363601 發表于 2018-7-3 07:29 | 顯示全部樓層
下載看看先
回復

使用道具 舉報

ID:311876 發表于 2019-7-25 00:32 | 顯示全部樓層
這個應該是用xlink寫的
回復

使用道具 舉報

ID:619823 發表于 2019-10-6 16:51 | 顯示全部樓層
剛好最近在學習fpga這塊的東西,十分感謝樓主。
回復

使用道具 舉報

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規則

小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術交流QQ群281945664

Powered by 單片機教程網

快速回復 返回頂部 返回列表
主站蜘蛛池模板: h视频免费在线观看 | 毛片网站免费观看 | 久久精品亚洲国产奇米99 | 国产特级毛片aaaaaa | 国产欧美在线 | 日韩av看片 | 一区二区三区久久 | 91精品久久久久久久久中文字幕 | 亚洲精品视频播放 | 国产在线高清 | 久久久久久亚洲精品 | 国产一区二区三区精品久久久 | 欧美在线观看一区 | 久久精品久久精品 | 亚洲欧美视频 | 午夜精品影院 | 91精品久久久 | 久久99精品久久久97夜夜嗨 | 久久久亚洲一区 | 中文字幕在线看第二 | 国产免费a视频 | 成人久久久 | 午夜激情国产 | 青娱乐av | 91社区在线高清 | 国产一区二区三区久久久久久久久 | 久久精品av | 黄网免费 | 午夜av成人| 91在线精品视频 | 一级在线观看 | 亚洲精品永久免费 | 国产精品久久九九 | 亚洲在线免费观看 | 国产精品一区二区在线 | 成人片网址 | 日本欧美在线观看视频 | 黄片毛片在线观看 | 国产小视频在线观看 | 亚洲国产精品成人 | 黄色精品|