久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

 找回密碼
 立即注冊

QQ登錄

只需一步,快速開始

搜索
查看: 4296|回復: 4
收起左側

一種verilog實現uart串口通信硬件方案源碼

[復制鏈接]
ID:171311 發表于 2018-6-27 13:22 | 顯示全部樓層 |閱讀模式
在FPGA上實現串口收發。這里給出硬件代碼,直接燒入FPGA,調整波特率為38400即可電腦與其通信。FPGA使用晶振為50Mhz。上傳的附件為包含了全部文件的ise工程,直接打開可用,其中uart.v為verilog代碼,.ucf是引腳約束。
0.png

全部資料51hei下載地址:
uart_banji.zip (523.96 KB, 下載次數: 52)


評分

參與人數 1黑幣 +50 收起 理由
admin + 50 共享資料的黑幣獎勵!

查看全部評分

回復

使用道具 舉報

ID:171311 發表于 2018-6-27 13:23 | 顯示全部樓層
如果將此段代碼燒入兩塊FPGA板子可以互相通信,我用的是basys2板子。
回復

使用道具 舉報

ID:363601 發表于 2018-7-3 07:29 | 顯示全部樓層
下載看看先
回復

使用道具 舉報

ID:311876 發表于 2019-7-25 00:32 | 顯示全部樓層
這個應該是用xlink寫的
回復

使用道具 舉報

ID:619823 發表于 2019-10-6 16:51 | 顯示全部樓層
剛好最近在學習fpga這塊的東西,十分感謝樓主。
回復

使用道具 舉報

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規則

小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術交流QQ群281945664

Powered by 單片機教程網

快速回復 返回頂部 返回列表
主站蜘蛛池模板: 国产精品高清一区二区三区 | 午夜天堂精品久久久久 | 国产区精品视频 | 亚洲成人高清 | 毛片日韩| 黄色免费av| 亚洲欧美成人影院 | 午夜寂寞影院在线观看 | 欧美一级www片免费观看 | 亚洲国产福利视频 | 亚洲精品国产综合区久久久久久久 | 午夜免费福利影院 | 亚洲欧美激情国产综合久久久 | 欧美一区二区免费 | 在线午夜电影 | 91精品国产91久久久久久最新 | 亚洲色在线视频 | va在线| 欧美一区二区三区在线看 | 色在线免费视频 | 日韩欧美一级精品久久 | 91精品久久久久久久久久 | 精品在线视频播放 | 亚洲每日更新 | 99欧美精品 | 国产精品成人一区 | 中文字幕高清一区 | 99国产在线 | 人人九九精 | av网站免费 | 亚洲国产二区 | 日韩av手机在线观看 | 韩国av一区二区 | 亚洲成人一区二区 | 日韩精品| 免费一级网站 | 一级片网址 | www.亚洲成人网 | 四虎影院新地址 | 99精品一区二区 | 久久久久久综合 |