EDA智能電子搶答器的設計

ID:568129 · 發表于 2019-12-12 21:37

1. 設計任務
設計并制作一臺智能電子搶答器。
2. 設計要求
① 用EDA實訓儀的I/O設備和PLD芯片實現智能電子搶答器的設計。
② 智能電子搶答器可容納4組參賽者搶答，每組設一個搶答鈕。
③ 電路具有第一搶答信號的鑒別和鎖存功能。在主持人將復位按鈕按下后開始搶答，并用EDA實訓儀上的八段數碼管顯示搶答者的序號，同時揚聲器發出“嘟嘟”的響聲，并維持3秒鐘，此時電路自鎖，不再接受其他選手的搶答信號。
④ 設計一個計分電路，每組在開始時設置為100分，搶答后由主持人計分，答對一次加10分，答錯一次減10分。
⑤ 設計一個犯規電路，對提前搶答和超時搶答者鳴喇叭示警，并顯示犯規的組別序號。

源程序如下:

module qianda (s1,q,str,a,b,c,d,e,dtid,s2,clk);
input s1,a,b,c,d,e,str,clk,s2;
output reg dtid;
output reg[3:0] q;
reg flag;
reg [24:0] i;
always @(posedge clk or negedge str)
begin
if(!str)
begin
q=0;dtid=0;flag=0;
end
else if(s2==1)
flag=1;
else if(s1==1)
begin
if(flag==0)
begin
if(!a) //第a人按下
begin
q=1; //用于加減分模塊；顯示模塊，四選一顯示組數及分數
flag=1;
dtid=1; //PIN35二極管”發光“顯示已搶答
end
else if(!b) //同上
begin
q=2;
flag=1;
dtid=1;
end
else if(!c) //同上
begin
q=3;
flag=1;
dtid=1;
end
else if(!d) //同上
begin
q=4;
flag=1;
dtid=1;
end
else if(!e) //同上
begin
q=5;
flag=1;
dtid=1;
end
end
end
end
endmodule

復制代碼

所有資料51hei提供下載:

基于FPGA的四人搶答器.rar (450.63 KB, 下載次數: 84)

ID:492703 · 發表于 2020-12-3 20:05

謝謝樓主

ID:1051744 · 發表于 2022-11-13 17:56

求大家分享一個綁引腳的圖

帳號		自動登錄	找回密碼
密碼			立即注冊

久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

EDA智能電子搶答器的設計

評分