久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

<button id="2ckuu"><input id="2ckuu"></input></button>

<button id="2ckuu"><tbody id="2ckuu"></tbody></button>

<rt id="2ckuu"><acronym id="2ckuu"></acronym></rt>

<li id="2ckuu"></li>

<li id="2ckuu"></li><li id="2ckuu"><source id="2ckuu"></source></li>

<abbr id="2ckuu"><source id="2ckuu"></source></abbr>

<bdo id="2ckuu"></bdo>

設為首頁收藏本站

開啟輔助訪問切換到寬版

熱門： 51單片機 | 24小時必答區 | 單片機教程 | 單片機DIY制作 | STM32 | Cortex M3 | 模數電子 | 電子DIY制作 | 音響/功放 | 拆機樂園 | Arduino | 嵌入式OS | 程序設計

»論壇 › 嵌入式/單片機論壇 › FPGA/CPLD › Verilog數據拼接與拆分代碼

發新帖

查看: 4707|回復: 0

收起左側

Verilog數據拼接與拆分代碼

ID:704585 發表于 2021-1-8 20:42 | 顯示全部樓層 |閱讀模式

1. Verilog中數據拼接，使用拼接運算符
例如：

reg [15:0]  regA;
reg[7:0] regB = 8'd12；
reg[7:0] regC = 8'd34;

regA <= {regB ,regC };       //把regB和regC拼接成regA。

2.Verilog中數據拆分
例如：

wire[15:0] A； wire[7:0]  B； wire[7:0]  C；
assign B = A [15:8];
assign C = A [7:0];                //就是把高8位和低8位拆分輸出

回復

使用道具舉報

發新帖

小黑屋|51黑電子論壇 | 管理員QQ:125739409;技術交流QQ群281945664

Powered by 單片機教程網

快速回復 返回頂部 返回列表

主站蜘蛛池模板：午夜影院在线观看视频 | 精品国产乱码久久久久久1区2区 | 亚洲欧美日韩在线一区二区 | 久久久不卡网国产精品一区 | 一二三四av | 精品自拍视频在线观看 | 久久久高清 | 日韩精品区 | 日韩欧美在线视频 | 羞羞视频在线观免费观看 | 在线伊人网 | 国产福利资源在线 | 日韩中文字幕视频在线观看 | 精品视频一区二区三区 | 在线一区二区三区 | 日韩不卡在线观看 | 亚洲欧美日韩在线一区二区 | 99久热| 国产精品成人一区 | 国产成人一区二区三区久久久 | 亚洲精品久久久久中文字幕欢迎你 | 免费人成激情视频在线观看冫 | 日韩中文视频 | 国产清纯白嫩初高生视频在线观看 | 色婷婷久久综合 | 久久久久国产 | 久久久亚洲一区 | 黄网免费看| 国产精品久久久久久久久久 | 电影午夜精品一区二区三区 | 亚洲区一区二 | 国产成人精品一区二区三区在线 | 亚洲精品第一国产综合野 | 一级在线免费观看 | 一区二区三区日韩精品 | 国产精品日韩在线观看一区二区 | 国产区在线 | 一区精品视频在线观看 | 久久亚洲一区 | 日本视频免费观看 | 日韩欧美第一页 |