久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

<button id="2ckuu"><input id="2ckuu"></input></button>

<button id="2ckuu"><tbody id="2ckuu"></tbody></button>

<rt id="2ckuu"><acronym id="2ckuu"></acronym></rt>

<li id="2ckuu"></li>

<li id="2ckuu"></li><li id="2ckuu"><source id="2ckuu"></source></li>

<abbr id="2ckuu"><source id="2ckuu"></source></abbr>

<bdo id="2ckuu"></bdo>

設為首頁收藏本站

開啟輔助訪問切換到寬版

熱門： 51單片機 | 24小時必答區 | 單片機教程 | 單片機DIY制作 | STM32 | Cortex M3 | 模數電子 | 電子DIY制作 | 音響/功放 | 拆機樂園 | Arduino | 嵌入式OS | 程序設計

»論壇 › 嵌入式/單片機論壇 › FPGA/CPLD › Verilog數據拼接與拆分代碼

發新帖

查看: 4707|回復: 0

收起左側

Verilog數據拼接與拆分代碼

ID:704585 發表于 2021-1-8 20:42 | 顯示全部樓層 |閱讀模式

1. Verilog中數據拼接，使用拼接運算符
例如：

reg [15:0]  regA;
reg[7:0] regB = 8'd12；
reg[7:0] regC = 8'd34;

regA <= {regB ,regC };       //把regB和regC拼接成regA。

2.Verilog中數據拆分
例如：

wire[15:0] A； wire[7:0]  B； wire[7:0]  C；
assign B = A [15:8];
assign C = A [7:0];                //就是把高8位和低8位拆分輸出

回復

使用道具舉報

發新帖

小黑屋|51黑電子論壇 | 管理員QQ:125739409;技術交流QQ群281945664

Powered by 單片機教程網

快速回復 返回頂部 返回列表

主站蜘蛛池模板：中文字幕不卡在线观看 | 成人精品一区二区三区中文字幕 | 一级做受毛片免费大片 | 国产在线高清 | 91免费视频观看 | 久久精品国产亚洲 | 一区二区三区国产 | 在线中文字幕亚洲 | 日韩欧美中文字幕在线观看 | 黄色片在线网站 | 美女在线观看av | 久久一区二区精品 | 狠狠干美女| 春色av| 国产精品成人免费 | 国产亚洲网红主播 | 国产午夜精品一区二区三区嫩草 | 国产亚洲精品美女久久久久久久久久 | 国产日韩欧美 | 国产精品国产成人国产三级 | 中文字幕第十一页 | 国产精品视频在线免费观看 | 欧美又大粗又爽又黄大片视频 | 亚洲视频中文 | 国产成人jvid在线播放 | 成人欧美一区二区三区黑人孕妇 | 91色视频在线观看 | 国产精品久久久久久亚洲调教 | 华人黄网站大全 | 午夜视频在线免费观看 | 国产精品精品视频一区二区三区 | 91国内精精品久久久久久婷婷 | 91黄色片免费看 | 免费在线观看91 | 96国产精品久久久久aⅴ四区 | 成人免费在线视频 | 国产伦一区二区三区 | 亚洲免费在线观看 | 国产黄色在线 | 国产一区二区在线视频 | 国产成人jvid在线播放 |