|
|
1、使用條件：阻塞賦值與非阻塞賦值只用于過程賦值語句中，也就是用在always語句和initial語句中，在assign語句中一律用“=”，例如：assign cin = ain + bin，因為本語句為數(shù)據(jù)流描述方式。
2、賦值對象：
阻塞賦值與非阻塞賦值的賦值對象只能是變量型數(shù)據(jù)類型，如reg， integer等，一般是reg型
3、區(qū)別
阻塞賦值語句：順序執(zhí)行，在下一條語句執(zhí)行之前，上一條語句必須執(zhí)行完畢。
非阻塞賦值語句：不會阻塞同一個快語句中的其他語句的執(zhí)行，即各種非阻塞語句同時執(zhí)行。
例如
例1、module test (i_clk, i_din, o_out1, o_out2);
input i_clk, i_din;
output reg o_out1, o_out2;
always @ (posedge i_clk)
begin
o_out1 = i_din; //語句1
o_out2 = o_out1; //語句2
end
endmodule
該例子中，先執(zhí)行語句1，當語句1執(zhí)行完畢后，再來執(zhí)行語句2，故執(zhí)行完畢后
o_out1 = i_din
o_out2 = i_din
于是該電路的RTL圖為
例2module test (i_clk, i_din, o_out1, o_out2);
input i_clk, i_din;
output reg o_out1, o_out2;
always @ (posedge i_clk)
begin
o_out1 <= i_din; //語句1
o_out2 <= o_out1; //語句2
end
endmodule
該例子中，語句1和語句2同時執(zhí)行，故執(zhí)行完畢后
o_out1 = i_din
o_out2 = 前一時刻的 o_out1
故RTL圖為
4、常用規(guī)則
1)、當描述時序邏輯時，用非阻塞語句，即“<=”；
2)、當描述組合邏輯時，用阻塞語句，即“=”；
3)、當在一個always模塊中，同時描述組合邏輯與時序邏輯時，用非阻塞語句，即“<=”；
4)、在同一個always模塊中，不要混合使用阻塞和非阻塞語句。
|
評分
-
查看全部評分
|
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
