74LS192是雙時(shí)鐘方式的十進(jìn)制可逆計(jì)數(shù)器。(bcd,二進(jìn)制)。
◆ CPU為加計(jì)數(shù)時(shí)鐘輸入端，CPD為減計(jì)數(shù)時(shí)鐘輸入端。
◆ LD為預(yù)置輸入控制端，異步預(yù)置。
◆ CR為復(fù)位輸入端，高電平有效，異步清除。
◆ CO為進(jìn)位輸出：1001狀態(tài)后負(fù)脈沖輸出，
◆ BO為借位輸出：0000狀態(tài)后負(fù)脈沖輸出。
74ls192引腳圖:
74ls192功能表：
下面是另一個(gè)版本的資料，對于上圖不太理解的同學(xué)可參考下面的詳解。以下是74ls192的邏輯符號和功能表：
下面是74ls192時(shí)序圖分析：
下面是74ls192的應(yīng)用電路（2個(gè)74ls192級聯(lián)組成100進(jìn)制計(jì)數(shù)器）：
