|
1、PCB板各層的含義是什么？ Topoverlay ----頂層器件名稱， 也叫 top silkscreen 或者 top component legend, 比如 R1 C5, IC10. bottomoverlay----同理 multilayer-----如果你設計一個4層板，你放置一個 free pad or via, 定義它作為multilay 那么它的pad就會自動出現在4個層 上，如果你只定義它是top layer, 那么它的pad就會只出現在頂層上。 2、對于全數字信號的PCB，板上有一個80MHz的鐘源。除了采用絲網（接地）外，為了保證有足夠的驅動能力，還應該采用什么樣的電路進行保護？ 確保時鐘的驅動能力，不應該通過保護實現，一般采用時鐘驅動芯片。一般擔心時鐘驅動能力，是因為多個時鐘負載造成。采用時鐘驅動芯片，將一個時鐘信號變成幾個，采用點到點的連接。選擇驅動芯片，除了保證與負載基本匹配，信號沿滿足要求（一般時鐘為沿有效信號），在計算系統時序時，要算上時鐘在驅動芯片內時延。 3、2G以上高頻PCB設計，走線,排版,應重點注意哪些方面？ 2G以上高頻PCB屬于射頻電路設計，不在高速數字電路設計討論范圍內。而射頻電路的布局（layout)和布線（routing)應該和原理圖一起考慮的，因為布局布線都會造成分布效應。（邁威科技高速PCB設計培訓開班了！一線工程師講師手把手教授，幫助學員從零開始快速學習Cadence ORCAD/Allegro 設計基礎技能）而且，射頻電路設計一些無源器件是通過參數化定義，特殊形狀銅箔實現，因此要求EDA工具能夠提供參數化器件，能夠編輯特殊形狀銅箔。 Mentor公司的boardstation中有專門的RF設計模塊，能夠滿足這些要求。而且，一般射頻設計要求有專門射頻電路分析工具，業界最著名的是agilent的eesoft，和Mentor的工具有很好的接口。 4、27M,SDRAM時鐘線（80M-90M），這些時鐘線二三次諧波剛好在VHF波段，從接收端高頻竄入后干擾很大。除了縮短線長以外，還有那些好辦法？ 如果是三次諧波大，二次諧波小，可能因為信號占空比為50%，因為這種情況下，信號沒有偶次諧波。這時需要修改一下信號占空比。 此外，對于如果是單向的時鐘信號，一般采用源端串聯匹配。這樣可以抑制二次反射，但不會影響時鐘沿速率。源端匹配值，可以采用下圖公式得到。 5、請推薦一種適合于高速信號處理和傳輸的EDA軟件。 常規的電路設計，INNOVEDA 的 PADS 就非常不錯，且有配合用的仿真軟件，而這類設計往往占據了70%的應用場合。在做高速電路設計，模擬和數字混合電路，采用Cadence的解決方案應該屬于性能價格比較好的軟件，當然Mentor的性能還是非常不錯的，特別是它的設計流程管理方面應該是最為優秀的。 6、怎樣通過安排迭層來減少EMI問題？ 首先，EMI要從系統考慮，單憑PCB無法解決問題。 層疊對EMI來講，我認為主要是提供信號最短回流路徑，減小耦合面積，抑制差模干擾。另外地層與電源層緊耦合，適當比電源層外延，對抑制共模干擾有好處。 7、如果用單獨的時鐘信號板，一般采用什么樣的接口，來保證時鐘信號的傳輸受到的影響小？ 時鐘信號越短，傳輸線效應越小。采用單獨的時鐘信號板，會增加信號布線長度。而且單板的接地供電也是問題。如果要長距離傳輸，建議采用差分信號。LVDS信號可以滿足驅動能力要求，不過您的時鐘不是太快，沒有必要。 8、什么是走線的拓撲架構？ Topology,有的也叫routing order.對于多端口連接的網絡的布線次序。 9、怎樣調整走線的拓撲架構來提高信號的完整性？ 這種網絡信號方向比較復雜，因為對單向，雙向信號，不同電平種類信號，拓樸影響都不一樣，很難說哪種拓樸對信號質量有利。而且作前仿真時，采用何種拓樸對工程師要求很高，要求對電路原理，信號類型，甚至布線難度等都要了解。 10、2G以上高頻PCB設計，微帶的設計應遵循哪些規則? 射頻微帶線設計，需要用三維場分析工具提取傳輸線參數。所有的規則應該在這個場提取工具中規定。 以上即是PCB設計十大經驗技巧解決你的疑慮，下期預告：“PCB設計你問我答，誰看誰機智”
| 
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
