亚洲a级,四季久久免费一区二区三区四区,久久伊人精品视频

新窗全部主題最新主題最新回復熱門熱帖精華更多 \| 顯示置頂		作者	回復/查看	最后發表


預覽基于Quartus II的數字直接頻率合成器DDS Verilog源代碼	uid:468708 2019-1-22 16:41	25523	2019-12-9 21:40
預覽學習FPGA第一步——開發軟件安裝	uid:193703 2019-12-9 13:47	02897	2019-12-9 13:47
預覽基于Altera Cyclone EP IV的VHDL語言開發的智能鬧鐘設計	uid:378929 2019-1-12 12:23	34758	2019-12-5 21:26
預覽四人搶答器VHDL編寫程序控制Quartus II	uid:422604 2019-11-27 08:49	03389	2019-11-27 08:49
預覽 PWM控制蜂鳴器FPGA源碼與教程+仿真與報告等資料	uid:240399 2018-4-17 16:11	27053	2019-11-23 16:41
預覽基于quartus 2 9.0c 軟件的MIPS指令集16位CPU設計	uid:505284 2019-11-20 12:20	03809	2019-11-20 12:20
預覽 EDA半加器與全加器vhdl編寫	uid:422604 2019-11-18 11:14	03285	2019-11-18 11:14
預覽基于FPGA的加減法計數器的系統設計	uid:643646 2019-11-17 15:23	04084	2019-11-17 15:23
預覽 VHDL\| array of integer 賦初值方法	uid:642389 2019-11-15 08:50	04260	2019-11-15 08:50
預覽 EDA設計 Quartus在點陣電路上實現循環顯示HELLO	uid:639016 2019-11-10 10:53	03983	2019-11-10 10:53
預覽 FPGA Verilog呼吸燈程序	uid:471101 2019-11-8 14:26	03249	2019-11-8 14:26
預覽 AD采樣的FPGA程序書寫 Verilog代碼	uid:522075 2019-4-26 11:05	48173	2019-11-6 20:59
預覽 HDMI EDID解讀	uid:104287 2016-1-31 04:31	14102	2019-11-4 09:55
預覽基于FPGA的正弦信號發生器程序，可以直接使用	uid:634779 2019-11-3 14:52	03130	2019-11-3 14:52
預覽 DDS的AM調幅信號實現語言為verilog	uid:366331 2018-7-6 15:20	04143	2019-11-3 14:48
預覽 FPGA課程設計多功能數字鐘	uid:361200 2018-6-28 17:16	26125	2019-10-30 10:52
預覽 FPGA可編程數字邏輯電路入門實驗分享給大家	uid:611768 2019-9-15 20:53	14786	2019-10-29 13:21
預覽 verilog實現冒泡排序源程序	uid:631487 2019-10-28 16:28	04068	2019-10-28 16:28
預覽 MATLAB+VHDL脈沖成型濾波器的設計附代碼	uid:514491 2019-4-17 14:01	25505	2019-10-26 10:37
預覽 Verilog HDL教程（共172頁pdf電子書下載）	uid:252512 2017-11-24 17:46	37683	2019-10-17 16:19
預覽基于FPGA的硬件電子琴設計-by楠妹	uid:77367 2015-4-19 01:25	14873	2019-10-8 21:07
預覽一種verilog實現uart串口通信硬件方案源碼	uid:171311 2018-6-27 13:22	44422	2019-10-6 16:51
預覽 W5500網口芯片SPI傳輸時序 Verilog源碼	uid:306627 2018-4-12 15:59	1310924	2019-10-3 08:19
預覽 FPGA控制馬達 T型加減速代碼	uid:35884 2019-9-11 11:55	12882	2019-9-27 20:02
預覽直流電機PWM控制的FPGA實現論文與仿真源碼等全套資料	uid:290266 2018-4-18 03:17	115692	2019-9-25 23:01
預覽 Verilog DEs AES加密與解密代碼 Quartus II可執行	uid:246585 2017-11-6 16:37	87124	2019-9-19 14:00
預覽 FPGA DSP 設計教程	uid:607598 2019-9-8 15:01	02463	2019-9-8 15:01
預覽基于FPGA的信號發生器程序	uid:440209 2018-12-5 23:03	14636	2019-9-7 22:42
預覽 FPGA電機控制vhdl源程序	uid:259945 2019-9-3 14:56	02772	2019-9-3 14:56
預覽現場可編程門陣列是？	uid:588548 2019-8-8 09:14	12767	2019-8-27 11:36
預覽 riscv指令集協議翻譯-riscv-spec-v中文版	uid:601122 2019-8-17 16:45	34027	2019-8-24 10:58
預覽 FPGA至簡設計法經典案例3	uid:588548 2019-8-1 08:47	12859	2019-8-19 11:38
預覽 FPGA至簡設計法高效設計	uid:588548 2019-8-3 08:54	02346	2019-8-3 08:54
預覽 FPGA至簡設計法案例4	uid:588548 2019-8-2 08:51	02253	2019-8-2 08:51
預覽頻率計FPGA代碼	uid:321488 2018-5-3 18:53	23904	2019-7-31 21:08
預覽采用VCA810、OPA690的信號放大處理原理圖	uid:124161 2016-6-6 21:11	26350	2019-7-30 23:26
預覽 FPGA整潔代碼之道3-信號命名和定義應該明確	uid:588548 2019-7-29 09:02	02514	2019-7-29 09:02
預覽 FPGA設計代碼整潔之道2	uid:588548 2019-7-26 09:00	02040	2019-7-26 09:00
預覽發一個任意數分頻的程序	uid:499649 2019-3-28 09:35	13156	2019-7-25 15:06
預覽 FPGA設計干凈的代碼是程序員的核心技能	uid:588548 2019-7-25 10:26	02249	2019-7-25 10:26
預覽 FPGA學習筆記之引腳分配	uid:113276 2016-4-10 14:46	48544	2019-7-21 17:57
預覽基于FPGA的日式鐘程序設計	uid:584238 2019-7-15 10:09	02487	2019-7-17 13:54
預覽 FPGA三人搶答器設計 Verilog源程序	uid:579814 2019-7-8 11:34	05254	2019-7-8 11:34
預覽基于FPGA的正弦發生器verilog源碼	uid:410495 2018-10-16 17:10	34513	2019-7-4 16:56
預覽 FPGA實時時鐘電路vhdl程序設計	uid:568565 2019-7-3 17:33	05001	2019-7-3 17:33
預覽 19進制計數器vhdl源程序	uid:577010 2019-7-3 11:43	02910	2019-7-3 11:43
預覽 FPGA流水燈設計vhdl源程序	uid:577010 2019-7-3 11:42	03621	2019-7-3 11:42
預覽三人表決器vhdl程序	uid:574539 2019-6-29 13:48	04258	2019-6-29 13:48
預覽 FPGA OV7670_USB驅動攝像頭	uid:116414 2016-4-24 20:43	24988	2019-6-29 10:25
預覽基于FPGA的數字示波器硬件原理圖設計	uid:500957 2019-3-30 00:12	44111	2019-6-27 09:06

排序: 發帖時間| 回復/查看| 查看
時間: 全部時間| 一天| 兩天| 一周| 一個月| 三個月

帳號		自動登錄	找回密碼
密碼			立即注冊

久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

版塊導航

FPGA/CPLD 今日: 0|主題: 743|排名: 31

快速發帖